[發明專利]一種隔離高壓輸入的傳輸門電路

在審

• 申請號: 201810509010.6
• 申請日: 2018-05-24
• 公開（公告）號: CN108540116A
• 公開（公告）日: 2018-09-14
• 發明（設計）人: 張金弟;朱樂永;楊磊;章良;王銘義;劉松強;林嘯
• 申請（專利權）人: 上海芯圣電子股份有限公司
• 主分類號: H03K17/687
• 分類號: H03K17/687
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種隔離高壓輸入的傳輸門電路，所述傳輸門電路包括NMOS管M1和PMOS管M2，NMOS管M1的漏極/源極與傳輸門電路的輸入VIN連接；NMOS管M1的源極/漏極與PMOS管M2的源極連接，同時與傳輸門電路的輸出VOUT連接，NMOS管M1和PMOS管M2的柵極控制信號相位相反；

其特征在于，所述傳輸門電路還包括N級上拉電路，所述N級上拉電路串聯連接在輸入VIN與PMOS管M2的漏極之間，用于當傳輸門電路處于斷開狀態時，使PMOS管M2的漏極電壓和電壓VDD相同，N為大于1的正整數。

2.根據權利要求1所述的隔離高壓輸入的傳輸門電路，其特征在于，每級上拉電路由第一PMOS管和第二PMOS管組成；

第一PMOS管的源極接電壓VDD，第一PMOS管的漏極與第二PMOS管的源極連接，且作為該級上拉電路的一個連接端，第二PMOS管的漏極為該級上拉電路的另一個連接端，所述第一PMOS管和第二PMOS管的柵極控制信號相位相反通相反的電壓控制信號，第二PMOS管與NMOS管M1的柵極控制信號相位相反。

3.根據權利要求2所述的隔離高壓輸入的傳輸門電路，其特征在于，當N等于2時，a₁/a₂＞0.5，a₁表示第一PMOS管的溝道寬度和長度的比值，a₂表示第二PMOS管的溝道寬度和長度的比值。

4.根據權利要求2所述的隔離高壓輸入的傳輸門電路，其特征在于，當N等于3時，a₁/a₂＞0.025，a₁表示第一PMOS管的溝道寬度和長度的比值，a₂表示第二PMOS管的溝道寬度和長度的比值。

5.根據權利要求3或4所述的隔離高壓輸入的傳輸門電路，其特征在于，所述輸入VIN的電壓小于10V。