[發明專利]一種用于硬件電路的冗余演化硬件的冗余方法

在審

• 申請號: 201810508723.0
• 申請日: 2018-05-24
• 公開（公告）號: CN108846166A
• 公開（公告）日: 2018-11-20
• 發明（設計）人: 薛權利
• 申請（專利權）人: 鄭州瓊佩電子技術有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50;G06N3/12
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明公開了一種用于硬件電路的冗余演化硬件的演化算法，該演化算法包括以下步驟：步驟一、算法執行端執行演化算法，并將演化算法運行過程中的中間參數和結果存儲到存儲器；步驟二、使用參數配置模塊將演化算法及其運行過程中的中間參數和結果轉化為可用于配置可重配置單元的配置數據流；步驟三、在算法執行端故障、可重配置單元故障或者可重配置單元資源不夠用時，啟動冗余可重配置單元。本發明具有比現有的演化硬件系統更好的安全性，提供了可切換的冗余解決方案。

技術領域

本發明屬于用于硬件電路的演化硬件技術領域，具體涉及一種用于硬件電路的演化硬件的冗余方法。

背景技術

演化硬件(Evolvable Hardware)，是一種硬件電路，其能夠像生物一樣根據環境的變化而改變自身的結構以適應其生存環境，具有自組織、自適應、自修復功能。目前演化硬件的實現方式主要有兩種：內部演化和外部演化。外部演化是指通過硬件描述語言(HDL)建立電子器件的模型，將由遺傳算法產生的染色體在模型上進行評估，當達到預期目標時，就將所對應的染色體下載到可編程邏輯器件中去。

由于演化硬件本身即具有自修復功能，當前的外部演化實現的設計往往只考慮可編程器件執行端的自身冗余，對于產生遺傳算法的處理器或者計算機的冗余通常都不在考慮范圍，當然在實驗或者測試階段沒必要考慮計算機會出現故障或者斷電的情況，而在實際應用當中，作為演化硬件的應用場景，通常都需要考慮系統涉及到的關鍵部件的冗余設計。

發明內容

因此，為了解決現有技術中存在的以上技術問題，本發明提供了一種用于硬件電路的演化硬件的冗余方法。本發明提供的其中一個技術方案如下：

一種用于硬件電路的演化硬件的冗余方法，包括以下步驟：

步驟一、算法執行端執行演化算法，并將演化算法運行過程中的中間參數和結果存儲到存儲器；

步驟二、使用參數配置模塊將演化算法及其運行過程中的中間參數和結果轉化為可用于配置可重配置單元的配置數據流；

步驟三、在算法執行端故障、可重配置單元故障或者可重配置單元資源不夠用時，啟動冗余可重配置單元；

優選的，在算法執行端故障時，啟動冗余可重配置單元并使用參數配置單元將存儲器中的所述配置數據流灌入冗余可重配置單元；

優選的，在可重配置單元資源不夠用時，啟動冗余可重配置單元作為硬件資源擴充；

優選的，在可重配置單元故障時，啟動冗余可重配置單元替換可重配置單元。

所述的演化硬件包括算法執行端、可重配置單元、冗余可重配置單元以及存儲單元；存儲單元與算法執行端、冗余可重配置單元連接，算法執行端與可重配置單元、冗余可重配置單元連接，冗余可重配置單元與可重配置單元連接。

優選的，所述算法執行端用于執行演化硬件的演化算法。

優選的，所述可重配置單元與冗余可重置單元用于重新配置其自身結構，存儲單元用于存儲演化算法斷點以及可用于冗余可重置單元的演化算法配置數據流；在算法執行端故障時，冗余可重置單元被啟動并被注入存儲器中的演化算法配置數據流，在可重配置單元故障或者硬件資源不夠用時，冗余可重置單元被啟動并被配置成可重配置單元的硬件結構或者完成其他硬件功能。

優選的，所述演化算法斷點是指演化算法在中斷時的涉及到的中間數據以及演化算法參數等。

優選的，所述演化算法包括標準遺傳算法、趨向型緊湊遺傳算法、協同進化遺傳算法或者合作型協同進化遺傳算法中的一種或幾種。

優選的，所述可重配置單元或者冗余可重配置單元均采用FPGA器件完成。所述算法執行端中具有參數配置模塊用于模擬FPGA的配置時序配置FPGA，FPGA器件配置成被動串行(PS)方式或者主動串行(AS)模式。