[發(fā)明專利]一種用于硬件電路的冗余演化硬件的冗余方法

在審

• 申請?zhí)枺?/td>: 201810508723.0
• 申請日: 2018-05-24
• 公開（公告）號: CN108846166A
• 公開（公告）日: 2018-11-20
• 發(fā)明（設(shè)計）人: 薛權(quán)利
• 申請（專利權(quán)）人: 鄭州瓊佩電子技術(shù)有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50;G06N3/12
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種用于硬件電路的演化硬件的冗余方法，其特征在于：該冗余方法包括以下步驟：

步驟一、算法執(zhí)行端執(zhí)行演化算法，并將演化算法運(yùn)行過程中的中間參數(shù)和結(jié)果存儲到存儲器；

步驟二、使用參數(shù)配置模塊將演化算法及其運(yùn)行過程中的中間參數(shù)和結(jié)果轉(zhuǎn)化為可用于配置可重配置單元的配置數(shù)據(jù)流；

步驟三、在算法執(zhí)行端故障、可重配置單元故障或者可重配置單元資源不夠用時，啟動冗余可重配置單元。

2.根據(jù)權(quán)利要求1所述的一種用于硬件電路的演化硬件的冗余方法，其特征在于：所述算法執(zhí)行端為計算機(jī)，可重配置單元或者冗余可重配置單元采用FPGA實現(xiàn)，參數(shù)配置模塊用于實現(xiàn)微處理器進(jìn)行的PS配置方式，所述存儲器采用flash存儲器。

3.根據(jù)權(quán)利要求1或2所述的一種用于硬件電路的演化硬件的冗余方法，其特征在于：所述的冗余方法采用一種冗余演化硬件，該冗余演化硬件包括算法執(zhí)行端、可重配置單元、冗余可重配置單元以及存儲單元；

所述存儲單元與算法執(zhí)行端、冗余可重配置單元連接，算法執(zhí)行端與可重配置單元、冗余可重配置單元連接，冗余可重配置單元與可重配置單元連接。

所述算法執(zhí)行端用于執(zhí)行演化硬件的演化算法；

所述可重配置單元與冗余可重置單元用于重新配置其自身結(jié)構(gòu)，存儲單元用于存儲演化算法斷點以及可用于冗余可重置單元的演化算法配置數(shù)據(jù)流；在算法執(zhí)行端故障、可重配置單元故障或者硬件資源不夠用時，冗余可重置單元被啟動并被注入存儲器中的演化算法配置數(shù)據(jù)流。

4.根據(jù)權(quán)利要求1-3所述的一種用于硬件電路的演化硬件的冗余方法，其特征在于：所述演化算法包括標(biāo)準(zhǔn)遺傳算法、趨向型緊湊遺傳算法、協(xié)同進(jìn)化遺傳算法或者合作型協(xié)同進(jìn)化遺傳算法中的一種或幾種。

5.根據(jù)權(quán)利要求1-4所述的一種用于硬件電路的演化硬件的冗余方法，其特征在于：所述算法執(zhí)行端中具有參數(shù)配置模塊用于模擬FPGA的配置時序配置FPGA。