[發明專利]一種具有相位自動調節功能的兩相時鐘信號產生電路

在審

• 申請號: 201810476740.0
• 申請日: 2018-05-18
• 公開（公告）號: CN108649951A
• 公開（公告）日: 2018-10-12
• 發明（設計）人: 胡蓉彬;胡剛毅;李儒章;王健安;陳光炳;王育新;付東兵
• 申請（專利權）人: 中國電子科技集團公司第二十四研究所
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 尹麗云

本發明提供一種具有相位自動調節功能的兩相時鐘信號產生電路，包括：時鐘相位調節電路，產生差分時鐘信號；差分轉單端電路，把差分時鐘信號轉換成單端時鐘信號；脈沖寬度調節電路，用于調節單端時鐘信號得到單端時鐘信號；相位檢測電路，用于檢測單端時鐘信號上升沿間的相位關系，并轉換成差分時鐘信號的占空比；積分電路，用于把差分時鐘信號的占空比轉換成差分電壓信號；電壓轉電流電路，用于把差分電壓信號轉換成差分電流信號。本發明接收單時鐘信號后產生兩個具有180度相位關系的時鐘信號，當輸入時鐘占空比、溫度、電源電壓等外部條件、器件老化等內部條件發生改變引起輸出時鐘相位關系偏離180度時，本發明電路能自動把相位調節回180度。

技術領域

本發明涉及集成電路領域，特別涉及一種具有相位自動調節功能的兩相時鐘信號產生電路。

背景技術

在分時采樣ADC中，多個ADC時間等間隔交替地對同一模擬信號進行采樣和量化，以實現采樣頻率的倍增。ADC的采樣行為由時鐘信號控制，采樣時刻發生在時鐘信號的上升沿或者下降沿。要實現多個ADC時間等間隔交替地對同一模擬信號進行采樣，各個ADC的時鐘信號間需要保持準確的相位關系。

目前的多相時鐘信號產生技術，用單一時鐘信號產生多個具有不同相位的時鐘。單一時鐘信號的采用使得產生的多個時鐘信號具有相同的頻率，但是實現多個時鐘信號間準確的相位關系卻是目前的技術難點。現有技術采用數字校正技術來校正多個時鐘信號間的相位誤差，以滿足高精度分時采樣ADC的要求。數字校正技術的缺點是校正過程中ADC不能正常工作，每當溫度、電源電壓等外部條件發生改變時，需要重新校正。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種具有相位自動調節功能的兩相時鐘信號產生電路，該電路接收單一時鐘信號后產生兩個具有180度相位關系的時鐘信號。當輸入時鐘占空比、溫度、電源電壓等外部條件、器件老化等內部條件發生改變引起輸出時鐘相位關系偏離180度時，自動把相位調節回180度，不影響ADC正常工作。

為實現上述目的及其他相關目的，本發明提供一種具有相位自動調節功能的兩相時鐘信號產生電路，在接收一差分時鐘信號CLKi+/CLKi-后產生兩個相位相差180度的具有CMOS電平的時鐘信號CLKA與CLKB，該兩相時鐘信號產生電路包括：

一時鐘相位調節電路101，適用于產生差分時鐘信號CLK2+與CLK2-；

一差分轉單端電路102，適用于把差分時鐘信號CLK2+與CLK2-轉換成兩個具有CMOS電平的單端時鐘信號CLKC與CLKD；

一第一脈沖寬度調節電路103，適用于調節單端時鐘信號CLKC的脈沖寬度得到單端時鐘信號CLKA；

一第二脈沖寬度調節電路104，適用于調節單端時鐘信號CLKD的脈沖寬度得到單端時鐘信號CLKB；

一相位檢測電路105，適用于檢測單端時鐘信號CLKA與CLKB上升沿間的相位關系，并將所述相位關系轉換成差分時鐘信號CLK3+與CLK3-的占空比；

一積分電路106，適用于把差分時鐘信號CLK3+與CLK3-的占空比轉換成差分電壓信號V+/V-；

一電壓轉電流電路107，適用于把差分電壓信號V+與V-轉換成差分電流信號I+與I-。

優選地，所述差分轉單端電路102包括：

一前置放大電路120，適用于對差分時鐘信號CLK2+與CLK2-進行放大，輸出差分信號a+和a-；

一第一差分轉單端放大器121，適用于將差分信號a+和a-轉換成單端時鐘信號CLKC；

一第二差分轉單端放大器122，適用于將差分信號a+和a-轉換成單端時鐘信號CLKD；