[發明專利]一種具有相位自動調節功能的兩相時鐘信號產生電路

在審

• 申請號: 201810476740.0
• 申請日: 2018-05-18
• 公開（公告）號: CN108649951A
• 公開（公告）日: 2018-10-12
• 發明（設計）人: 胡蓉彬;胡剛毅;李儒章;王健安;陳光炳;王育新;付東兵
• 申請（專利權）人: 中國電子科技集團公司第二十四研究所
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 尹麗云

1.一種具有相位自動調節功能的兩相時鐘信號產生電路，其特征在于，在接收一差分時鐘信號CLKi+/CLKi-后產生兩個相位相差180度的具有CMOS電平的時鐘信號CLKA與CLKB，該兩相時鐘信號產生電路包括：

一時鐘相位調節電路(101)，適用于產生差分時鐘信號CLK2+與CLK2-；

一差分轉單端電路(102)，適用于把差分時鐘信號CLK2+與CLK2-轉換成兩個具有CMOS電平的單端時鐘信號CLKC與CLKD；

一第一脈沖寬度調節電路(103)，適用于調節單端時鐘信號CLKC的脈沖寬度得到單端時鐘信號CLKA；

一第二脈沖寬度調節電路(104)，適用于調節單端時鐘信號CLKD的脈沖寬度得到單端時鐘信號CLKB；

一相位檢測電路(105)，適用于檢測單端時鐘信號CLKA與CLKB上升沿間的相位關系，并將所述相位關系轉換成差分時鐘信號CLK3+與CLK3-的占空比；

一積分電路(106)，適用于把差分時鐘信號CLK3+與CLK3-的占空比轉換成差分電壓信號V+/V-；

一電壓轉電流電路(107)，適用于把差分電壓信號V+與V-轉換成差分電流信號I+與I-。

2.根據權利要求1所述的一種具有相位自動調節功能的兩相時鐘信號產生電路，其特征在于，所述差分轉單端電路(102)包括：

一前置放大電路(120)，適用于對差分時鐘信號CLK2+與CLK2-進行放大，輸出差分信號a+和a-；

一第一差分轉單端放大器(121)，適用于將差分信號a+和a-轉換成單端時鐘信號CLKC；

一第二差分轉單端放大器(122)，適用于將差分信號a+和a-轉換成單端時鐘信號CLKD；

一鎖存器電路(123)，適用于減少單端時鐘信號CLKC與CLKD的采樣抖動時間。

3.根據權利要求2所述的一種具有相位自動調節功能的兩相時鐘信號產生電路，其特征在于，所述前置放大電路(120)包括NMOS晶體管N3和N4以及PMOS晶體管P1～P4，該前置放大電路還包括電阻R3和R4；差分時鐘信號CLK2+輸入所述NMOS晶體管N3的柵極，差分時鐘信號CLK2-輸入所述NMOS晶體管N4的柵極；NMOS晶體管N3的源極連接NMOS晶體管N4的源極形成第三電氣結點，所述第三電氣結點經一尾電流U1到地；所述NMOS晶體管N3的漏極連接至PMOS晶體管P1的漏極形成第四電氣結點，PMOS晶體管P1的柵極與PMOS晶體管P2的柵極連接；NMOS晶體管N4的漏極連接至PMOS晶體管P4的漏極形成第五電氣節點，PMOS晶體管P4的柵極與PMOS晶體管P3的柵極連接；PMOS晶體管P2的漏極連接第五電氣結點并輸出差分信號a+，PMOS晶體管P3的漏極連接第四電氣結點并輸出差分信號a-；所述電阻R3并聯于PMOS晶體管P1的柵極與漏極之間，電阻R4并聯于PMOS晶體管的柵極與漏極之間；PMOS管P1～P4的源極接電源VDD。

4.根據權利要求3所述的一種具有相位自動調節功能的兩相時鐘信號產生電路，其特征在于，所述第一差分轉單端放大器(121)包括PMOS晶體管P5和P6以及NMOS晶體管N5和N6，所述PMOS晶體管P5的柵極接差分信號a+，PMOS晶體管P6的柵極接差分信號a-，PMOS晶體管P5的漏極連接NMOS晶體管N5的漏極，PMOS晶體管P6的漏極連接NMOS晶體管N6的漏極并輸出單端時鐘信號CLKC，所述PMOS晶體管P5和P6的源極接電源VDD，NMOS晶體管N5和N6的源極接地，NMOS管N5的柵極與NMOS管N6的柵極連接且NMOS管N5的柵極與漏極連接。