[發(fā)明專(zhuān)利]含不對(duì)稱(chēng)結(jié)束單元的集成電路和含該集成電路的系統(tǒng)芯片

在審

• 申請(qǐng)?zhí)枺?/td>: 201810473724.6
• 申請(qǐng)日: 2018-05-17
• 公開(kāi)（公告）號(hào): CN109473425A
• 公開(kāi)（公告）日: 2019-03-15
• 發(fā)明（設(shè)計(jì)）人: 劉鐘奎;金珉修;李大成
• 申請(qǐng)（專(zhuān)利權(quán)）人: 三星電子株式會(huì)社
• 主分類(lèi)號(hào): H01L27/02
• 分類(lèi)號(hào): H01L27/02
• 代理公司: 北京天昊聯(lián)合知識(shí)產(chǎn)權(quán)代理有限公司 11112
• 代理人: 張帆;趙南

可提供一種集成電路和系統(tǒng)芯片，該集成電路包括：在第一方向上排列的第一宏塊和第二宏塊；以及第一宏塊和第二宏塊之間的多個(gè)單元。所述多個(gè)單元包括：至少一個(gè)第一結(jié)束單元，其鄰近于第一宏塊，并且在第一方向上具有第一寬度；至少一個(gè)第二結(jié)束單元，其鄰近于第二宏塊，并且在第一方向上具有與第一寬度不同的第二寬度；以及所述至少一個(gè)第一結(jié)束單元與所述至少一個(gè)第二結(jié)束單元之間的至少一個(gè)標(biāo)準(zhǔn)單元。

相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求于2017年9月7日在韓國(guó)知識(shí)產(chǎn)權(quán)局提交的韓國(guó)專(zhuān)利申請(qǐng)No.10-2017-0114698的優(yōu)先權(quán)，該申請(qǐng)的公開(kāi)全文以引用方式并入本文中。

技術(shù)領(lǐng)域

本公開(kāi)的發(fā)明構(gòu)思涉及集成電路，并且更具體地說(shuō)，涉及包括不對(duì)稱(chēng)結(jié)束單元的集成電路和/或包括所述集成電路的系統(tǒng)芯片。

背景技術(shù)

系統(tǒng)芯片是在單個(gè)芯片上集成計(jì)算機(jī)或電子系統(tǒng)的所有組件的集成電路。集成電路包括宏塊和邏輯區(qū)域，并可基于標(biāo)準(zhǔn)單元進(jìn)行設(shè)計(jì)。例如，標(biāo)準(zhǔn)單元可布置在邏輯區(qū)域中，并且標(biāo)準(zhǔn)單元也可布置在鄰近的宏塊之間的區(qū)域中。隨著半導(dǎo)體元件的圖案小型化，用于標(biāo)準(zhǔn)單元的面積減小，從而減小了集成電路的實(shí)施面積。因此，需要各種方法來(lái)減小集成電路的實(shí)施面積。

發(fā)明內(nèi)容

根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例，一種集成電路可包括：在第一方向上排列的第一宏塊和第二宏塊；以及第一宏塊與第二宏塊之間的多個(gè)單元。所述多個(gè)單元可包括：至少一個(gè)第一結(jié)束單元，其鄰近于第一宏塊，并且在第一方向上具有第一寬度；至少一個(gè)第二結(jié)束單元，其鄰近于第二宏塊，并且在第一方向上具有與第一寬度不同的第二寬度；以及所述至少一個(gè)第一結(jié)束單元與所述至少一個(gè)第二結(jié)束單元之間的至少一個(gè)標(biāo)準(zhǔn)單元。

根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例，一種集成電路可包括：在第一方向上排列的第一宏塊和第二宏塊；以及第一宏塊與第二宏塊之間的多個(gè)單元。所述多個(gè)單元可包括，第一結(jié)束單元，其鄰近于第一宏塊，并且在垂直于第一方向的第二方向上排列成一行，第一結(jié)束單元中的每一個(gè)在第一方向上具有第一寬度；第二結(jié)束單元，其鄰近于第二宏塊，并且在第二方向上排列成一行，第二結(jié)束單元中的每一個(gè)在第一方向上具有第一寬度，以及中心單元，其在第一結(jié)束單元與第二結(jié)束單元之間的區(qū)域中在第二方向上排列成一行。

根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例，一種系統(tǒng)芯片可包括：應(yīng)用處理器，其包括在第一方向上排列的第一宏塊和第二宏塊以及第一宏塊和第二宏塊之間的多個(gè)單元；以及存儲(chǔ)器，其電連接至所述應(yīng)用處理器。所述多個(gè)單元具有：第一結(jié)束單元，其鄰近于第一宏塊并且在垂直于第一方向的第二方向上排列成一行；以及第二結(jié)束單元，其在第二方向上排列成一行，并且相對(duì)于第一結(jié)束單元不對(duì)稱(chēng)地實(shí)施。

附圖說(shuō)明

將從以下結(jié)合附圖的詳細(xì)描述中更清楚地理解本發(fā)明構(gòu)思的示例實(shí)施例，其中：

圖1是根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的集成電路的框圖；

圖2示出了根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的集成電路的示例；

圖3A和圖3B是示出圖2中的第一結(jié)束單元的示例的布局；

圖4是沿著圖3A中的線IVA-IVA'和線IVB-IVB'截取的剖視圖；

圖5A和圖5B是示出圖2中的第二結(jié)束單元的示例的布局；

圖6示出了根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的集成電路的示例；

圖7A和圖7B是示出圖6中的第一結(jié)束單元的示例的布局；

圖8A和圖8B是示出圖6中的第二結(jié)束單元的示例的布局；

圖9A和圖9B示出了根據(jù)本發(fā)明構(gòu)思的一些示例實(shí)施例的集成電路的示例；

圖10示出了根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的集成電路的示例；