[發明專利]封裝方法

有效

• 申請號: 201810469635.4
• 申請日: 2018-05-16
• 公開（公告）號: CN110310928B
• 公開（公告）日: 2022-11-29
• 發明（設計）人: 林平平
• 申請（專利權）人: 臺達電子國際（新加坡）私人有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/498
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

本公開是提供一種電子元件的封裝方法，利用本公開的封裝方法，電子元件可利用背磨工藝以進行研磨，因此，電子元件的厚度可被減少至小于或等于50μm，而本公開的封裝方法可實現超薄的厚度及縮小功率模塊的體積，此外，本公開的封裝方法可不須利用光蝕刻工藝，而是利用鉆孔工藝及研磨工藝形成導接墊，因此，本公開的封裝方法可實現降低成本以及實現導接墊具有均勻厚度的優勢。

技術領域

本公開涉及一種封裝方法，特別涉及一種電子元件的封裝方法。

背景技術

近年來，電子裝置設計朝向小尺寸、輕薄及易于攜帶的趨勢發展。再者，隨著電子工業技術的日益進步，電子裝置的內部電路已逐漸朝向模塊化發展，換言之，復數個電子元件是整合在單一電子模塊中。舉例而言，功率模塊(power module)為廣泛使用的電子模塊之一，功率模塊可包括例如但不限于直流-直流轉換器(DC to DC converter)、直流-交流轉換器(DC to AC converter)或交流-直流轉換器(AC to DC converter)。于復數個電子元件(例如集成電路芯片、電容器、電阻器、電感器、變壓器、二極管及晶體管)整合為一功率模塊之后，功率模塊便可安裝于主板或系統電路板上。

目前，嵌入式封裝結構因具有例如較小覆蓋區域(smaller footprint)、較扁平(lower profile)、較高電源密度及效能(higher power density and performance)、較佳熱管理(better thermal management)、較低電源噪聲(lower electrical noise)以及易于大規模生產制造等諸多優點而廣泛地被應用。

然而，傳統嵌入式封裝結構具有一些缺點。舉例來說，傳統嵌入式封裝結構不包含被動元件時的厚度通常大于350μm，因此很難縮減功率模塊的體積大小。此外，重布線層(re-distribution layer,RDL)是形成于嵌入式封裝結構的電子元件上的一額外金屬層，而使得電子元件的導接端可于其他位置導接，傳統嵌入式封裝結構是以光蝕刻(photolithography)的方法形成重布線層，故傳統嵌入式封裝的方法易造成成本增加。此外，電鍍銅(electrolytic copper plating)的工藝容易造成傳統嵌入式封裝的重布線層的厚度不均勻。

因此，實有必要提供一種改良的封裝方法，以解決上述現有技術所面臨的問題。

發明內容

本公開的目的在于提供一種封裝方法，利用背磨工藝研磨電子元件，以達到超薄厚度以及縮小功率模塊的體積，此外，本公開的封裝方法可略過使用光蝕刻工藝以降低成本并可避免重布線層的厚度不均勻。

為達上述目的，本公開的一較廣義實施方式為提供一種封裝方法，其包括如下步驟。首先，提供第一載體。形成第一熱剝離材料于第一載體上。提供至少一電子元件及至少一導熱部件貼附于第一熱剝離材料上，其中至少一電子元件包含至少一導接端。接著，形成第一絕緣層于電子元件的第一表面以及導熱部件的第一表面上。移除第一載體及第一熱剝離材料。接著，提供第二載體。形成第二熱剝離材料于第二載體上。將偕同電子元件及導熱部件的第一絕緣層貼附于第二熱剝離材料。接著，研磨部分的電子元件的第二表面、部分的導熱部件的第二表面以及部分的第一絕緣層的至少其中之一。接著，形成第二絕緣層于電子元件的第二表面及導熱部件的第二表面上。移除第二載體及第二熱剝離材料。接著，形成復數個第一開孔于第一絕緣層上。接著，經由對應的復數個第一開孔形成復數個第二開孔，其中，導接端及導熱部件的第一表面經由復數個第二開孔而暴露。接著，經由復數個第二開孔形成第一金屬層，第一金屬層設置于導接端及導熱部件的第一表面上。接著，形成復數個第三開孔于第二絕緣層上。接著，經由復數個第三開孔形成復數個第四開孔，其中導熱部件的第二表面經由第四開孔而暴露。接著，形成第二金屬層于復數個第四開孔中，第二金屬層設置于導熱部件的第二表面上。接著，研磨部分的第一金屬層以形成至少一第一導接墊及至少一第二導接墊，研磨部分的第二金屬層以形成至少一第三導接墊。