[發明專利]集成電路器件

在審

• 申請號: 201810466717.3
• 申請日: 2018-05-16
• 公開（公告）號: CN109545772A
• 公開（公告）日: 2019-03-29
• 發明（設計）人: 安浚爀;金恩靚;金熙中;李基碩;金奉秀;李明東;韓成熙;黃有商
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L23/528
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 張波

一種集成電路器件可以包括成對的線結構。每對線結構可以包括在第一水平方向上在襯底之上延伸的一對導電線、以及分別覆蓋一對導電線的一對絕緣蓋圖案。集成電路器件可以包括在成對的線結構之間的導電插塞、以及在成對的絕緣蓋圖案之間接觸導電插塞的頂表面的金屬硅化物膜。在垂直于第一水平方向的第二水平方向上，導電插塞可以在成對的導電線之間具有第一寬度并在成對的絕緣蓋圖案之間具有第二寬度，其中第二寬度大于第一寬度。

技術領域

本發明構思涉及集成電路器件，更具體地，涉及包括彼此相鄰的多個導電圖案的集成電路器件。

背景技術

近來，隨著集成電路器件快速按比例縮小，多個布線之間的間隔減小。因此，由于布置在多個布線之間的多個接觸插塞所占據的面積(這樣的面積在此被稱為“接觸面積”)逐漸減小，所以難以確保集成電路器件包括足夠的接觸面積。

發明內容

一些示例實施方式提供了具有可確保足夠的接觸面積以支撐布置在多個布線之間的多個接觸插塞的結構的集成電路器件。

本發明構思提供了具有通過盡可能地增加接觸插塞的接觸面積而減小接觸電阻的結構的集成電路器件，形成在集成電路器件中的有限面積內的接觸插塞由于集成電路器件的按比例縮小而具有更小的單位單元尺寸。

根據本發明構思的一些示例實施方式，一種集成電路器件可以包括成對的線結構，成對的線結構包括在第一水平方向上在襯底之上延伸的成對的導電線、以及分別覆蓋成對的導電線的成對的絕緣蓋圖案。集成電路器件可以包括在成對的線結構之間的導電插塞，導電插塞在成對的導電線之間具有第一寬度并在成對的絕緣蓋圖案之間具有第二寬度。第一寬度和第二寬度可以在垂直于第一水平方向的第二水平方向上，并且第二寬度可以大于第一寬度。集成電路器件可以包括在成對的絕緣蓋圖案之間接觸導電插塞的頂表面的金屬硅化物膜。

根據本發明構思的一些示例實施方式，一種集成電路器件可以包括成對的線結構，成對的線結構包括在第一水平方向上在襯底之上延伸的成對的導電線、以及分別覆蓋成對的導電線的成對的絕緣蓋圖案。集成電路器件可以包括在成對的線結構之間布置成行的多個接觸結構、以及在成對的線結構之間順序地布置在所述多個接觸結構中的相鄰接觸結構之間的多個絕緣障礙物(fence)。所述多個接觸結構中的每個接觸結構可以包括導電插塞，導電插塞在第二水平方向上在成對的導電線之間具有第一寬度并在第二水平方向上在成對的絕緣蓋圖案之間具有第二寬度。第二水平方向可以垂直于第一水平方向，其中第二寬度大于第一寬度。集成電路器件可以包括接觸導電插塞的頂表面的金屬硅化物膜。

附圖說明

本發明構思的實施方式將由以下結合附圖的詳細描述被更清楚地理解，附圖中：

圖1是示出根據本發明構思的一些示例實施方式的集成電路器件的存儲單元陣列區域的主要構造的示意平面布局；

圖2A是示出根據本發明構思的一些示例實施方式的集成電路器件的主要部分剖視圖，圖2B和2C分別是圖2A的局部區域的俯視圖；

圖3A是示出根據本發明構思的一些示例實施方式的集成電路器件的主要部分剖視圖，圖3B是圖3A的局部區域的俯視圖；

圖4A是示出根據本發明構思的一些示例實施方式的集成電路器件的主要部分剖視圖，圖4B是圖4A的局部區域的俯視圖；

圖5A是示出根據本發明構思的一些示例實施方式的集成電路器件的主要部分剖視圖，圖5B是圖5A的局部區域的俯視圖；

圖6A是示出根據本發明構思的一些示例實施方式的集成電路器件的主要部分剖視圖，圖6B是圖6A的局部區域的俯視圖；

圖7A是示出根據本發明構思的一些示例實施方式的集成電路器件的主要部分剖視圖，圖7B和7C分別是圖7A的局部區域的俯視圖；