[發明專利]光阻回刻制程方法

有效

• 申請號: 201810453005.8
• 申請日: 2018-05-11
• 公開（公告）號: CN108597991B
• 公開（公告）日: 2021-08-10
• 發明（設計）人: 李鎮全
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/027
• 分類號: H01L21/027;H01L21/033;H01L21/28;H01L21/311
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

本發明公開了一種光阻回蝕刻制程方法，包括如下步驟：步驟一，提供一單晶硅襯底，其具有柵極、氮化硅掩模、氧化硅掩模、氮化硅側墻和金屬硅化物，所述柵極兩側的半導體襯底中有淺溝槽氧化硅以及鍺硅；步驟二，覆蓋一層有強溝槽填充能力的材質的涂層；步驟三，光阻覆蓋，曝光顯影；步驟四，氧化硅掩模回刻蝕。本發明可在不增加額外光罩下，得到更佳的OPC、光刻與干刻制程窗口。

技術領域

本發明涉及集成電路制造領域，具體涉及一種光阻回刻制程方法。

背景技術

在集成電路制造領域，現行柵極硬掩膜去除方式，是藉由覆蓋光阻層做為activearea mask （有源區域掩模）后，先將柵極大于一定長度的區域顯影后，再進行干刻。這樣的工藝存在以下問題:第一，過小的柵極空隙，會有光刻膠無法填入；第二，長度較長的柵極與柵極的光阻寬度若太窄，有機會倒塌；第三，光阻涂布不良引起有源區域損壞，第四，較小的光阻寬度導致關鍵尺寸難以控制。

發明內容

本發明的目的在于，提供一種光阻回刻制程方法，可在不增加額外光罩下，得到更佳的OPC、光刻與干刻制程窗口。

為解決上述技術問題，本發明包括如下步驟：

步驟一，提供一單晶硅襯底，其具有柵極、柵氧化層、氧化層側墻、氮化硅側墻和金屬硅化物，其中，所述柵極下方是柵氧化層，所述柵極側壁有氧化層側墻，所述氧化層側墻上有氮化硅側墻，所述柵極兩側的半導體襯底中有淺溝槽氧化硅以及鍺硅；

步驟二，覆蓋一層有強溝槽填充能力的材質的涂層；

步驟三，光阻覆蓋，曝光顯影；

步驟四，氧化硅掩模回刻蝕。

較佳地，所述強溝槽填充能力的材質的涂層為抗反射層。

較佳地，所述強溝槽填充能力的材質的材質的涂層為有機沉積層。

較佳地，所述氧化硅掩模回蝕刻步驟采用干法刻蝕。

較佳地，步驟一中采用等離子體化學氣相沉積沉積氮化硅層作為柵極硬掩模層。

較佳地，步驟一中采用汽相外延完成鍺硅的生長。

較佳地，步驟一中還包括以下步驟：刻蝕多晶硅柵極源漏區域，以形成凹槽。

較佳地，所述鍺硅生長在多晶硅柵極源漏區域的凹槽內。

本發明的技術效果在于：

1、抗反射層(BARC) 有較佳的 gap-filling（溝槽填充能力），可解決光阻無法填入較小縫隙問題。

2、由于有光顯影不會先顯影掉的BARC 層，長度較長的柵極與柵極間便不需要保留光阻阻擋，可直接避免掉光阻寬度若太窄，有機會倒塌的問題。

3、本發明利用多層有機層覆蓋方式，可在不增加額外光罩下，得到更佳的 OPC、光刻與干刻制程窗口。

4、本發明覆蓋BARC層與光刻膠層，可以保護氧化硅掩模回蝕過程中，不蝕刻到n/pFET的有源極。

附圖說明

下面結合附圖和具體實施方式對本發明作進一步詳細的說明：

圖1-4為本發明光阻回刻制程方法。

附圖標記說明

1 氧化硅掩模

2 氮化硅掩模

3 多晶硅柵極

4 氮化硅側墻

5 鍺硅

6 淺溝槽氧化硅