[發明專利]用于應用處理器和存儲器集成的薄3D扇出嵌入式晶片級封裝（EWLB）

有效

• 申請號: 201810447726.8
• 申請日: 2013-03-08
• 公開（公告）號: CN108538781B
• 公開（公告）日: 2022-09-09
• 發明（設計）人: R.D.彭德斯
• 申請（專利權）人: 星科金朋私人有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/538
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 周學斌;劉春元

1.一種制造半導體器件的方法，包括：

提供第一半導體管芯；

在所述第一半導體管芯周圍沉積密封劑；

形成第一絕緣層，所述第一絕緣層包括在所述第一絕緣層中的暴露所述第一半導體管芯的有效表面的開口；

形成第一導電層，所述第一導電層包括在所述第一絕緣層的開口中的第一導電層的第一部分；

形成第二絕緣層，所述第二絕緣層包括與所述第一絕緣層中的開口對齊的在所述第二絕緣層中的開口；以及

形成第二導電層，所述第二導電層包括在所述第一絕緣層的第一部分上的在所述第二絕緣層的開口中的第二導電層的第一部分，其中所述第一導電層的所述第一部分和所述第二導電層的所述第一部分組合形成導電通孔；

提供第二半導體管芯，所述第二半導體管芯包括在所述第二半導體管芯的有效表面上形成的第一互連結構；以及

在所述第一半導體管芯上布置所述第二半導體管芯，其中所述導電通孔延伸到所述第一互連結構。

2.根據權利要求1所述的方法，其中所述導電通孔從所述第一半導體管芯的有效表面以線性路徑直接延伸到所述第二半導體管芯的所述第一互連結構。

3.根據權利要求1所述的方法，進一步包括形成從所述第二半導體管芯的占位面積內的第一半導體管芯的有效表面延伸到所述第二半導體管芯的占位面積外的第一導電層的第二部分。

4.根據權利要求3所述的方法，進一步包括在所述第二半導體管芯的占位面積外的第一導電層的第二部分上布置導電凸點。

5.根據權利要求3所述的方法，進一步包括：

在所述第一導電層的第二部分上形成所述第二導電層的第二部分；以及

在所述第一半導體管芯上布置所述第二半導體管芯，其中所述第二導電層的第二部分與所述第二半導體管芯的第二互連結構接觸。

6.一種制造半導體器件的方法，包括：

提供第一半導體管芯，所述第一半導體管芯包括穿過所述第一半導體管芯形成的第一導電通孔；

形成第一絕緣層，所述第一絕緣層包括在所述第一絕緣層中的暴露所述第一半導體管芯的有效表面的開口；

形成第一導電層，所述第一導電層包括在所述第一絕緣層的開口中的第一導電層的第一部分；

形成第二絕緣層，所述第二絕緣層包括與所述第一絕緣層中的開口對齊的在所述第二絕緣層中的開口；以及

形成第二導電層，所述第二導電層包括在所述第一絕緣層的第一部分上的在所述第二絕緣層的開口中的第二導電層的第一部分，其中所述第一導電層的所述第一部分和所述第二導電層的所述第一部分組合形成第二導電通孔；以及

在所述第一半導體管芯上布置第二半導體管芯，其中所述第一導電通孔和所述第二導電通孔組合從所述第二半導體管芯提供垂直下拉式電學路由。

7.根據權利要求6所述的方法，進一步包括：

在所述第一半導體管芯周圍沉積密封劑；

在所述第一半導體管芯和密封劑上形成絕緣層；以及

形成穿過所述絕緣層的第二導電通孔。

8.根據權利要求7所述的方法，進一步包括在所述密封劑上布置的并且電連接到所述第一半導體管芯和第二半導體管芯的導電凸點。

9.根據權利要求6所述的方法，進一步包括：

提供所述第二半導體管芯來包括在所述第二半導體管芯上形成的互連結構；以及

布置所述第二半導體管芯，其中所述第一導電通孔和所述第二導電通孔與所述互連結構和所述第一半導體管芯的有效表面對齊。