[發明專利]晶體管結構、存儲器結構及其制備方法

有效

• 申請號: 201810433131.7
• 申請日: 2018-05-08
• 公開（公告）號: CN108389837B
• 公開（公告）日: 2023-06-30
• 發明（設計）人: 請求不公布姓名
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H10B12/00
• 分類號: H10B12/00
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 余明偉

本發明提供一種晶體管結構、存儲器結構及其制備方法，包括如下步驟：1）提供一半導體襯底，并于半導體襯底內形成溝槽結構；2）采用原子層沉積工藝于溝槽結構的底部及側壁形成第一柵氧化層；3）用原位水汽生成工藝于第一柵氧化層表面形成第二柵氧化層；4）于柵氧化層的底部及局部側壁形成導電層；5）于溝槽結構內形成填孔絕緣層，填孔絕緣層填滿溝槽結構；6）于溝槽結構兩側的半導體襯底內分別形成源區及漏區。本發明的晶體管結構通過將柵氧化層設置為位于溝槽結構底部的柵氧化層的厚度小于位于溝槽結構側壁的柵氧化層的厚度的結構，可以顯著減小柵誘導漏極泄漏電流，進而提升器件的整體性能。

技術領域

本發明屬于集成電路制造技術領域，特別是涉及一種晶體管結構、存儲器結構及其制備方法。

背景技術

動態隨機存儲器(Dynamic?Random?Access?Memory，簡稱：DRAM)是計算機中常用的半導體存儲器件，由許多重復的存儲單元組成。每一個存儲單元主要由一個晶體管與一個由晶體管所操控的電容器所構成，且存儲單元會排列成陣列形式，每一個存儲單元通過字線與位線彼此電性連接。隨著電子產品日益朝向輕、薄、短、小發展，動態隨機存取存儲器組件的設計也必須符合高集成度、高密度的要求朝小型化發展的趨勢發展，為提高動態隨機存取存儲器的積集度以加快組件的操作速度，及符合消費者對于小型化電子裝置的需求，近年來發展出埋入式柵極字線動態隨機存取存儲器，以滿足上述種種需求。

然而，現有的動態隨機存儲器由于柵氧化層各部分的厚度相同，存在較大的柵誘導漏極泄漏電流(gate-induced?drain?leakage，GIDL)的問題，而較大的柵誘導漏極泄漏電流會使得動態隨機存儲器存在基本特性-刷新特性變差及保持時間劣化等問題。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種晶體管結構、存儲器結構及其制備方法，用于解決現有技術中的動態隨機存儲器由于存在較大的柵誘導漏極泄漏電流而導致的動態隨機存儲器存在基本特性-刷新特性變差及保持時間劣化等問題。

為實現上述目的及其他相關目的，本發明提供一種晶體管結構的制備方法，所述晶體管結構包括如下步驟：

1)提供一半導體襯底，并于所述半導體襯底內形成溝槽結構；

2)采用原子層沉積工藝于所述溝槽結構的底部及側壁形成第一柵氧化層，位于所述溝槽結構底部的所述第一柵氧化層與位于所述溝槽結構側壁的所述第一柵氧化層具有概呈相同的厚度；

3)采用原位水汽生成工藝于所述第一柵氧化層表面形成第二柵氧化層，位于所述溝槽結構底部的所述第二柵氧化層的厚度小于位于所述溝槽結構側壁的所述第二柵氧化層的厚度；所述第一柵氧化層與所述第二柵氧化層共同構成一雙層結構的柵氧化層；

4)于所述柵氧化層的底部及局部側壁形成導電層，其中，所述導電層的頂端低于所述半導體襯底的上表面；

5)于所述溝槽結構內形成填孔絕緣層，所述填孔絕緣層填滿所述溝槽結構；及，

6)于所述溝槽結構兩側的所述半導體襯底內分別形成源區及漏區。

作為本發明的一種優選方案，步驟2)中形成的所述第一柵氧化層的厚度介于40埃～50埃；步驟3)中形成的位于所述溝槽結構側壁的所述第二柵氧化層的厚度介于80埃～100埃；步驟3)中形成的位于所述溝槽結構底部的所述第二柵氧化層的厚度介于0.01埃～20埃。

作為本發明的一種優選方案，步驟3)后形成的位于所述溝槽結構底部的所述柵氧化層的厚度介于50埃～60埃。