[發(fā)明專利]柵極環(huán)繞納米片場(chǎng)效應(yīng)晶體管及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201810432176.2
• 申請(qǐng)日: 2018-05-08
• 公開(kāi)（公告）號(hào): CN108878277B
• 公開(kāi)（公告）日: 2023-04-11
• 發(fā)明（設(shè)計(jì)）人: 馬克·S·羅德?tīng)?/a>;洪俊顧
• 申請(qǐng)（專利權(quán)）人: 三星電子株式會(huì)社
• 主分類號(hào): H01L21/28
• 分類號(hào): H01L21/28;H01L21/336;H01L29/10;H01L29/423;H01L29/78;B82Y40/00
• 代理公司: 華進(jìn)聯(lián)合專利商標(biāo)代理有限公司 44224
• 代理人: 劉培培;黃隸凡

一種柵極環(huán)繞納米片場(chǎng)效應(yīng)晶體管及其制造方法。制造柵極環(huán)繞納米片場(chǎng)效應(yīng)晶體管的方法包括在襯底上形成堆疊。所述堆疊包括由溝道層與非均勻犧牲區(qū)形成的交替排列。所述非均勻犧牲區(qū)中的每一者包括上部犧牲層、中間犧牲層及下部犧牲層。所述上部犧牲層及所述下部犧牲層被配置成以第一蝕刻速率進(jìn)行蝕刻，且所述中間犧牲層被配置成以大于所述第一蝕刻速率的第二蝕刻速率進(jìn)行蝕刻。

[相關(guān)申請(qǐng)的交叉參考]

本申請(qǐng)主張?jiān)?017年5月8日在美國(guó)專利及商標(biāo)局提出申請(qǐng)的美國(guó)臨時(shí)申請(qǐng)第62/503,275號(hào)以及在2017年8月22日在美國(guó)專利及商標(biāo)局提出申請(qǐng)的美國(guó)非臨時(shí)申請(qǐng)第15/683,304號(hào)的優(yōu)先權(quán)及權(quán)利，所述美國(guó)臨時(shí)申請(qǐng)及美國(guó)非臨時(shí)申請(qǐng)的全部?jī)?nèi)容并入本申請(qǐng)供參考。

技術(shù)領(lǐng)域

本公開(kāi)大體來(lái)說(shuō)涉及場(chǎng)效應(yīng)晶體管及制造所述場(chǎng)效應(yīng)晶體管的方法。

背景技術(shù)

根據(jù)傳統(tǒng)方法形成的柵極環(huán)繞(gate-all-around，GAA)納米片(nanosheet，NS)場(chǎng)效應(yīng)晶體管(field?effect?transistor，F(xiàn)ET)具有以下集成困難：需要同時(shí)形成源極-漏極(source-drain，SD)應(yīng)力源區(qū)(stressor?region)，同時(shí)還實(shí)現(xiàn)低柵極-漏極電容(gate-drain?capacitance，Cgd)。傳統(tǒng)的柵極環(huán)繞納米片場(chǎng)效應(yīng)晶體管是在源極-漏極邊界處利用介電內(nèi)部間隔物形成的。這些介電內(nèi)部間隔物在傳統(tǒng)上是在進(jìn)行蝕刻來(lái)形成用于源極-漏極電極的凹槽的任務(wù)之后但在凹槽中形成源極-漏極電極的任務(wù)之前形成(即，介電內(nèi)部間隔物在傳統(tǒng)上是在源極-漏極凹槽蝕刻之后且在源極-漏極外延再填充之前形成)。因此，當(dāng)根據(jù)這些傳統(tǒng)方法生長(zhǎng)外延源極-漏極材料以形成源極-漏極區(qū)時(shí)，在介電/溝道界面處會(huì)形成缺陷，此會(huì)造成有缺陷的源極-漏極區(qū)，從而形成非應(yīng)變?cè)礃O-漏極區(qū)(即，無(wú)源極-漏極應(yīng)力源區(qū))。

傳統(tǒng)的柵極環(huán)繞納米片場(chǎng)效應(yīng)晶體管具有以下另一個(gè)集成困難：需要實(shí)現(xiàn)多閾值電壓(multiple?threshold?voltage，mVt)架構(gòu)，同時(shí)還實(shí)現(xiàn)低柵極-漏極電容。傳統(tǒng)的柵極環(huán)繞納米片場(chǎng)效應(yīng)晶體管是由包繞在每一個(gè)半導(dǎo)體溝道層(即，每一個(gè)納米片溝道層)周?chē)臇艠O堆疊(即，介電材料及金屬)形成，其中各個(gè)溝道層隔開(kāi)垂直間距(verticalspacing，VSP)距離。為實(shí)現(xiàn)多閾值電壓集成，可增大垂直間距來(lái)更容易地使不同的金屬層能夠形成在垂直間距區(qū)中，從而能夠?qū)崿F(xiàn)不同的閾值電壓(Vt)值。然而，增大垂直間距會(huì)對(duì)應(yīng)地增大柵極-漏極電容。

傳統(tǒng)的柵極環(huán)繞納米片場(chǎng)效應(yīng)晶體管具有以下另一個(gè)集成困難：需要對(duì)寬寬度的溝道層實(shí)現(xiàn)均勻的溝道層厚度。傳統(tǒng)的柵極環(huán)繞納米片場(chǎng)效應(yīng)晶體管是由上覆在襯底上的犧牲層與溝道層的交替堆疊形成。在替換金屬柵極(replacement?metal?gate，RMG)任務(wù)期間，犧牲層相對(duì)于溝道層被選擇性地移除。溝道層可為硅(Si)，且犧牲層可為Ge％為近似25％到近似60％的硅鍺(SiGe)。然而，如果Ge％處于所述范圍的低端(例如，近似25％)，則在通過(guò)鉆蝕蝕刻工藝(undercut?etch?process)移除犧牲層的任務(wù)期間也可能會(huì)對(duì)Si溝道層進(jìn)行蝕刻。對(duì)Si溝道層進(jìn)行蝕刻會(huì)形成不具有所期望電性性質(zhì)(例如，輸送及閾值電壓)的非均勻溝道層。舉例來(lái)說(shuō)，在移除犧牲層的傳統(tǒng)任務(wù)期間，也可能會(huì)局部地移除Si溝道層(例如，可能移除Si溝道層的邊緣，從而形成橢圓形狀的Si溝道層)。另一方面，如果Ge％處于所述范圍的高端(例如，近似60％或大于60％)，則相對(duì)于Si的選擇性會(huì)增大，但會(huì)使更多Ge擴(kuò)散到相鄰的溝道層中(即，形成寬過(guò)渡區(qū))，使得溝道層由Si及Ge形成而非僅由Si形成。因此，在傳統(tǒng)的柵極環(huán)繞納米片場(chǎng)效應(yīng)晶體管制作期間提供Ge％處于所述范圍的高端處的犧牲層會(huì)形成由于Ge向相鄰的溝道層中的非均勻擴(kuò)散而導(dǎo)致的寬過(guò)渡區(qū)及/或非均勻溝道厚度。

發(fā)明內(nèi)容