[發明專利]一種多處理器間的數據通信方法及裝置

有效

• 申請號: 201810426632.2
• 申請日: 2018-05-07
• 公開（公告）號: CN110457251B
• 公開（公告）日: 2021-10-26
• 發明（設計）人: 史建新
• 申請（專利權）人: 大唐移動通信設備有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 王瑩;李相雨

本發明實施例公開了一種多處理器間的數據通信方法及裝置，方法包括：任一處理器根據待發送消息的占用空間確定內存中對應的發送消息隊列，將所述待發送消息存入所述發送消息隊列；根據高速串行計算機擴展總線標準PCIE地址映射確定所述發送消息隊列的地址對應的接收消息隊列的地址；根據所述接收消息隊列的地址，將所述待發送消息存入所述接收消息隊列中，以使接收所述待發送消息的處理器從所述接收消息隊列中讀取所述待發送消息。本發明實施例通過在各處理器的內存中設置發送消息隊列和接收消息隊列，通過PCIE地址映射完成兩個處理器之間基于消息的數據通信，各處理器收發數據的接口統一，便于操作和維護讀寫數據，大大提高了處理器間的通信效率。

技術領域

本發明實施例涉及通信技術領域，具體涉及一種多處理器間的數據通信方法及裝置。

背景技術

隨著用戶對智能設備處理能力的要求越來越高，多處理器的智能設備已越來越普及。尤其在基站系統中，不同處理器間通信的高效性、實時性是當前基站系統的關鍵技術。高速的傳輸通道是不同處理器間通信的橋梁，目前PCIE(Peripheral ComponentInterconnect Express，高速串行計算機擴展總線標準)已成為處理器間使用廣泛的通信協議。

但是，現有的處理器間使用PCIE通信的方法與DMA(Direct Memory Access，直接內存存取)類似，采取直接寫入的方式。系統初始化好后將發送及接收的兩個處理器的各一塊存儲器域內存映射到同一塊PCIE總線地址，兩處理器就可通過PCIE進行通信了，如圖1所示。這就需要提前規劃一塊使用PCIE通信的內存分布圖，描述某一種類型的數據往哪一塊地址上寫。通信雙方提前約定好數據寫入及讀取的時間及地址，并嚴格按照約定進行通信。

在實現本發明實施例的過程中，發明人發現現有的方法中讀寫數據的地址需要發送及接收雙方共同維護；增加使用難度，接收方接收數據接口不統一，接收方處理流程復雜；且處理器數量較多時，一個處理器要與多個處理器約定通信規則，容易混淆。

發明內容

由于現有方法存在上述問題，本發明實施例提出一種多處理器間的數據通信方法及裝置。

第一方面，本發明實施例提出一種多處理器間的數據通信方法，包括：

任一處理器根據待發送消息的占用空間確定內存中對應的發送消息隊列，將所述待發送消息存入所述發送消息隊列；

根據高速串行計算機擴展總線標準PCIE地址映射確定所述發送消息隊列的地址對應的接收消息隊列的地址；

根據所述接收消息隊列的地址，將所述待發送消息存入所述接收消息隊列中，以使接收所述待發送消息的處理器從所述接收消息隊列中讀取所述待發送消息。

可選地，所述方法還包括：

對接收消息隊列進行輪詢，獲取所述接收消息隊列中與當前進程相關的待接收消息，讀取并處理所述待接收消息。

可選地，所述方法還包括：

根據預設周期對各目標處理器的發送配置信息和各源處理器的接收配置信息進行更新。

可選地，所述發送配置信息包括對應的目標處理器存放消息隊列的內存塊首地址、每個消息隊列的首地址、消息隊列讀寫索引的地址、觸發中斷的地址消息以及消息隊列的個數、尺寸及深度；

所述接收配置信息包括對應的源處理器存放消息隊列的內存塊首地址、每個消息隊列的首地址、消息隊列讀寫索引的地址、觸發中斷的地址消息以及消息隊列的個數、尺寸及深度。

第二方面，本發明實施例還提出一種多處理器間的數據通信裝置，包括：

隊列確定模塊，用于根據待發送消息的占用空間確定內存中對應的發送消息隊列，將所述待發送消息存入所述發送消息隊列；