[發明專利]一種多處理器間的數據通信方法及裝置

有效

• 申請號: 201810426632.2
• 申請日: 2018-05-07
• 公開（公告）號: CN110457251B
• 公開（公告）日: 2021-10-26
• 發明（設計）人: 史建新
• 申請（專利權）人: 大唐移動通信設備有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 王瑩;李相雨

1.一種多處理器間的數據通信方法，其特征在于，包括：

任一處理器根據待發送消息的占用空間確定內存中對應的發送消息隊列，將所述待發送消息存入所述發送消息隊列；

根據高速串行計算機擴展總線標準PCIE地址映射確定所述發送消息隊列的地址對應的接收消息隊列的地址；

根據所述接收消息隊列的地址，將所述待發送消息存入所述接收消息隊列中，以使接收所述待發送消息的處理器從所述接收消息隊列中讀取所述待發送消息；

所述發送消息隊列的地址和所述接收消息隊列的地址存儲在不同處理器的存儲區域中，所述不同處理器之間通過PCIE總線相連，所述不同處理器中任意兩個處理器的存儲區域通過PCIE總線映射共享內存，所述任意兩個處理器中的接收方包括一塊物理地址連續的內存，用于存放兩處理器間通信的消息隊列，所述內存通過PCIE INBOUND窗映射到PCIE總線地址，所述任意兩個處理器中的發送方包括一塊存儲器域地址，所述地址通過PCIEOUTBOUND窗映射到與所述接收方同一PCIE總線地址，所述存儲器域地址用于所述發送端向所述存儲器域空間寫數，以使數據通過PCIE傳輸到接收端內存中，以使所述接收方內存同步發生改變；其中，所述發送方和所述接收方記錄各自的內存塊的起始地址；

所述任一處理器根據待發送消息的占用空間確定內存中對應的發送消息隊列，將所述待發送消息存入所述發送消息隊列之后，還包括：

基于發送配置信息中的觸發中斷的地址消息，向所述接收所述待發送消息的處理器觸發中斷；

對接收消息隊列進行輪詢，獲取所述接收消息隊列中與當前進程相關的待接收消息，讀取并處理所述待接收消息。

2.根據權利要求1所述的方法，其特征在于，所述方法還包括：

根據預設周期對各目標處理器的發送配置信息和各源處理器的接收配置信息進行更新。

3.根據權利要求2所述的方法，其特征在于，所述發送配置信息包括對應的目標處理器存放消息隊列的內存塊首地址、每個消息隊列的首地址、消息隊列讀寫索引的地址、觸發中斷的地址消息以及消息隊列的個數、尺寸及深度；

所述接收配置信息包括對應的源處理器存放消息隊列的內存塊首地址、每個消息隊列的首地址、消息隊列讀寫索引的地址、觸發中斷的地址消息以及消息隊列的個數、尺寸及深度。

4.一種多處理器間的數據通信裝置，其特征在于，包括：

隊列確定模塊，用于根據待發送消息的占用空間確定內存中對應的發送消息隊列，將所述待發送消息存入所述發送消息隊列；

地址確定模塊，用于根據高速串行計算機擴展總線標準PCIE地址映射確定所述發送消息隊列的地址對應的接收消息隊列的地址；

消息存入模塊，用于根據所述接收消息隊列的地址，將所述待發送消息存入所述接收消息隊列中，以使接收所述待發送消息的處理器從所述接收消息隊列中讀取所述待發送消息；

所述發送消息隊列的地址和所述接收消息隊列的地址存儲在不同處理器的存儲區域中，所述不同處理器之間通過PCIE總線相連，所述不同處理器中任意兩個處理器的存儲區域通過PCIE總線映射共享內存，所述任意兩個處理器中的接收方包括一塊物理地址連續的內存，用于存放兩處理器間通信的消息隊列，所述內存通過PCIE INBOUND窗映射到PCIE總線地址，所述任意兩個處理器中的發送方包括一塊存儲器域地址，所述地址通過PCIEOUTBOUND窗映射到與所述接收方同一PCIE總線地址，所述存儲器域地址用于所述發送端向所述存儲器域空間寫數，以使數據通過PCIE傳輸到接收端內存中，以使所述接收方內存同步發生改變；其中，所述發送方和所述接收方記錄各自的內存塊的起始地址；

任一處理器根據待發送消息的占用空間確定內存中對應的發送消息隊列，將所述待發送消息存入所述發送消息隊列之后，還包括：

基于發送配置信息中的觸發中斷的地址消息，向所述接收所述待發送消息的處理器觸發中斷；

對接收消息隊列進行輪詢，獲取所述接收消息隊列中與當前進程相關的待接收消息，讀取并處理所述待接收消息。

5.根據權利要求4所述的裝置，其特征在于，所述裝置還包括：

信息更新模塊，用于根據預設周期對各目標處理器的發送配置信息和各源處理器的接收配置信息進行更新。