[發明專利]具有側壁金屬化部的芯片封裝

有效

• 申請號: 201810420220.8
• 申請日: 2018-05-04
• 公開（公告）號: CN108807197B
• 公開（公告）日: 2023-08-22
• 發明（設計）人: A.施門;D.佐吉卡
• 申請（專利權）人: 英飛凌科技股份有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L23/31
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 王岳;申屠偉進

本發明公開了具有側壁金屬化部的芯片封裝。一種制作方法，包括：形成具有多個溝槽（102）的載體晶片（100），每個溝槽（102）至少部分地覆蓋有導電側壁涂層（104）；將半導體晶片（106）接合在載體晶片（100）的正側（108）上，使得半導體晶片（106）的多個電子芯片（110）中的每個相對于溝槽（102）中的相應一個對準；形成導電連接結構（112），所述導電連接結構（112）至少部分地橋接導電側壁涂層（104）和電子芯片（110）中的相應一個的集成電路元件（114）之間的間隙；以及去除載體晶片（100）的背側（116）上的材料，以由此在溝槽（102）處將接合晶片（100、106）單一化為多個半導體器件（118）。

技術領域

本發明涉及制作方法、中間產品、半導體器件和電子器件。

背景技術

用于電子芯片的諸如模制結構的常規半導體器件已經發展到封裝不再顯著妨礙電子芯片的性能的水平。而且，在晶片層級上處理電子芯片是用于高效產生電子芯片的已知程序。刻蝕電子芯片是用于從其去除材料的常規技術。在封裝制作期間密封電子芯片可以保護它們免受環境影響。

在另一技術中，使用未密封的半導體器件，所述未密封的半導體器件包括其中具有集成電路的半導體主體。

仍然潛在地存在以下空間：在保持高處理準確性的同時，降低電子芯片的制作成本并且簡化電子芯片的處理。而且，在諸如印刷電路板之類的器件載體上電氣安裝越來越小的半導體器件變得越來越具有挑戰性。

發明內容

可能存在對一種制作能夠適當地安裝在器件載體上的緊湊半導體器件的可靠方法的需要。

根據示例性實施例，提供了一種制作方法，其包括：形成具有多個溝槽的載體晶片，每個溝槽至少部分地覆蓋有導電側壁涂層；將半導體晶片接合在載體晶片的正側上，使得半導體晶片的多個電子芯片中的每個相對于溝槽中的相應一個對準；形成導電連接結構，該導電連接結構至少部分地橋接導電側壁涂層和電子芯片中的相應一個的集成電路元件之間的間隙；以及去除載體晶片的背側上的材料，以由此在溝槽處將接合晶片單一化為多個半導體器件。

根據另一示例性實施例，提供了一種中間產品，其包括：具有多個溝槽的載體晶片，每個溝槽至少部分地覆蓋有導電側壁涂層；半導體晶片，其接合在載體晶片的正側上，使得半導體晶片的多個電子芯片中的每個相對于溝槽中的相應一個對準；以及導電連接結構，其至少部分地橋接導電側壁涂層和電子芯片中的相應一個的集成電路元件之間的間隙。

根據又另一示例性實施例，提供了一種未密封的半導體器件，其包括：載體主體，所述載體主體具有至少部分地覆蓋有導電側壁涂層的側壁；接合在載體主體的基壁（basewall）上的電子芯片；以及導電連接結構，其至少部分地橋接導電側壁涂層和電子芯片的集成電路元件之間的間隙。

根據仍然另一示例性實施例，提供了一種電子器件，其包括器件載體和未密封的半導體器件，該未密封的半導體器件具有上面提及的特征，并且至少部分地通過導電連接結構的布置在側壁涂層上的一部分（特別是通過焊接）安裝在器件載體上。

根據示例性實施例，提供了一種用于未密封的半導體器件的制作架構，其允許以高度緊湊的方式產生這樣的器件，而沒有與在諸如印刷電路板之類的器件載體上安裝這樣的半導體器件有關的問題。為了實現這些有利效果，半導體器件可以由具有導電側壁涂層的載體主體構成。在載體主體上安裝具有至少一個集成電路元件的電子芯片。電子芯片和側壁涂層之間的電連接至少部分地通過形成在中間的表面區域中的導電接觸結構來完成。結果，獲得了半導體器件，所述半導體器件能夠也使用用于建立電接觸的側壁金屬化部來安裝在器件載體上。由于側壁涂層的尺寸能夠由形成在載體晶片（作為載體主體的預成型件）中的溝槽的深度自由限定，所以側壁涂層的尺寸不會干擾器件載體上的電子芯片的橫向尺寸的進一步小型化。由此，能夠制作高度緊湊的半導體器件，而不涉及與在器件載體上安裝這樣的小半導體器件有關的問題。