[發明專利]具有側壁金屬化部的芯片封裝

有效

• 申請號: 201810420220.8
• 申請日: 2018-05-04
• 公開（公告）號: CN108807197B
• 公開（公告）日: 2023-08-22
• 發明（設計）人: A.施門;D.佐吉卡
• 申請（專利權）人: 英飛凌科技股份有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L23/31
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 王岳;申屠偉進

1.一種用于制作半導體器件(118)的方法，包括：

·形成具有多個溝槽(102)的載體晶片(100)，每個溝槽(102)至少部分地覆蓋有導電側壁涂層(104)；

·將半導體晶片(106)接合在所述載體晶片(100)的正側(108)上，使得所述半導體晶片(106)的多個電子芯片(110)中的每個相對于所述溝槽(102)中的相應一個對準；

·形成導電連接結構(112)，所述導電連接結構(112)至少部分地橋接所述導電側壁涂層(104)和所述電子芯片(110)中的相應一個的集成電路元件(114)之間的間隙；

·去除所述載體晶片(100)的背側(116)上的材料，以由此在所述溝槽(102)處將接合晶片(100、106)單一化為多個半導體器件(118)。

2.根據權利要求1所述的方法，其中，所述方法包括通過以下步驟來形成所述載體晶片(100)：

·形成第一輔助溝槽(122)，并且使所述第一輔助溝槽(122)至少部分地填充有電絕緣材料(120)；

·形成與所述第一輔助溝槽(122)橫向相鄰的第二輔助溝槽(124)，并且使所述第二輔助溝槽(124)至少部分地填充有所述導電側壁涂層(104)；

·隨后在相應兩個相鄰的第二輔助溝槽(124)之間形成所述溝槽(102)，使得相應溝槽(102)的兩個相對側壁至少部分地覆蓋有所述導電側壁涂層(104)。

3.根據權利要求2所述的方法，其中，所述方法包括形成比所述第一輔助溝槽(122)和所述第二輔助溝槽(124)到所述載體晶片(100)中延伸得更深的所述溝槽(102)。

4.根據權利要求2或3所述的方法，其中，通過氧化所述載體晶片(100)的暴露的壁、之后沉積另外的電絕緣材料，來使所述第一輔助溝槽(122)填充有所述電絕緣材料(120)。

5.根據權利要求2或3所述的方法，其中，通過氧化所述載體晶片(100)的暴露的壁來使所述第二輔助溝槽(124)部分地填充有電絕緣材料(120)。

6.根據權利要求1至3中任一項所述的方法，其中，所述方法包括：將所述半導體晶片(106)接合在所述載體晶片(100)的正側(108)上，使得所述集成電路元件(114)暴露在所述半導體晶片(106)的與所述半導體晶片(106)的接合表面(128)相對的主表面(126)上。

7.根據權利要求1至3中任一項所述的方法，其中，所述方法包括在所述半導體晶片(106)中形成通孔(130)，使得所述通孔(130)與所述溝槽(102)齊平。

8.根據權利要求1至3中任一項所述的方法，其中，所述方法包括通過種子金屬沉積、之后進行無電鍍覆來形成所述導電連接結構(112)。

9.根據權利要求1至3中任一項所述的方法，其中，所述方法包括通過粘合劑材料(132)、特別是通過電絕緣粘合劑材料(132)將所述半導體晶片(106)接合在所述載體晶片(100)上。

10.根據權利要求1至3中任一項所述的方法，其中，所述方法包括通過研磨去除所述載體晶片(100)的材料。

11.根據權利要求1至3中任一項所述的方法，其中，所述導電連接結構(112)被形成為不間斷地將所述導電側壁涂層(104)與所述集成電路元件(114)電連接。