[發(fā)明專利]一種降低浮柵方塊電阻的方法在審
| 申請?zhí)枺?/td> | 201810416005.0 | 申請日: | 2018-05-03 |
| 公開(公告)號(hào): | CN108648996A | 公開(公告)日: | 2018-10-12 |
| 發(fā)明(設(shè)計(jì))人: | 張超然;羅清威;李赟;周俊 | 申請(專利權(quán))人: | 武漢新芯集成電路制造有限公司 |
| 主分類號(hào): | H01L21/324 | 分類號(hào): | H01L21/324;H01L27/11521 |
| 代理公司: | 上海申新律師事務(wù)所 31272 | 代理人: | 俞滌炯 |
| 地址: | 430205 湖北*** | 國省代碼: | 湖北;42 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 方塊電阻 浮柵 摻雜 多晶硅 磷元素 熱退火 硅片 退火 氧化硅保護(hù)層 浮柵存儲(chǔ)器 熱處理過程 表面形成 產(chǎn)品性能 多晶硅層 研磨處理 制造工藝 淀積 良率 氣源 氧氣 離子 擴(kuò)散 | ||
本發(fā)明公開了一種降低浮柵方塊電阻的方法,在浮柵存儲(chǔ)器制造工藝中,采用在淀積的多晶硅層進(jìn)行磷元素離子注入后,對硅片進(jìn)行熱退火處理,熱退火氣源中摻雜氧氣,再對硅片的表面進(jìn)行研磨處理以形成浮柵。采用本發(fā)明的技術(shù)方案實(shí)現(xiàn)摻雜后的多晶硅在退火的同時(shí)表面形成一層氧化硅保護(hù)層,減少了熱處理過程中所摻雜磷元素的向外擴(kuò)散,從而能降低多晶硅方塊電阻,即降低浮柵方塊電阻,進(jìn)而提高了產(chǎn)品性能和良率。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體芯片制造領(lǐng)域,尤其涉及一種降低浮柵方塊電阻的方法。
背景技術(shù)
現(xiàn)有的浮柵存儲(chǔ)器制造工藝中,采用在硅片上淀積多晶硅后進(jìn)行離子注入操作,并快速熱退火,然后進(jìn)行化學(xué)機(jī)械研磨來形成浮柵。浮柵對閃存的性能有很大影響,直接影響器件質(zhì)量和可靠性。
但是,現(xiàn)有的浮柵制造工藝中由于離子注入所摻雜的磷元素在熱處理時(shí)易向外擴(kuò)散(outgasing),引起實(shí)際摻雜元素劑量變化,從而影響浮柵多晶硅的方塊電阻。因此有必要對現(xiàn)有的浮柵存儲(chǔ)器制造工藝進(jìn)行改進(jìn)以克服摻雜元素劑量的變化的問題。
發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)中存在的上述問題,現(xiàn)提供一種降低浮柵方塊電阻的方法。
具體技術(shù)方案如下:
一種降低浮柵方塊電阻的方法,應(yīng)用于浮柵存儲(chǔ)器制造工藝中,包括以下步驟:
步驟S1:提供一硅片,所述硅片表面形成有用以制備浮柵的多晶硅層;
步驟S2:對所述多晶硅層進(jìn)行磷元素離子注入;
步驟S3:對所述硅片進(jìn)行熱退火處理,熱退火氣氛中摻雜預(yù)定體積的氧氣;
步驟S4:對所述硅片的表面進(jìn)行研磨處理以形成浮柵。
優(yōu)選的,所述步驟S3中,所述熱退火氣氛為氮?dú)狻?/p>
優(yōu)選的,所述步驟S3中,熱退火溫度為1000℃。
優(yōu)選的,所述步驟S3中,熱退火時(shí)長為20秒。
優(yōu)選的,所述步驟S3中,所述熱退火過程中氧氣使用量為2.5-3.5升
優(yōu)選的,所述步驟S3中,所述熱退火過程中氧氣使用量為3升。
優(yōu)選的,所述步驟S4,研磨所述多晶硅層的方法為化學(xué)機(jī)械研磨。
優(yōu)選的,所述硅片在步驟S1之前還包括以下步驟:
步驟A1:在所述硅片上制作淺槽隔離結(jié)構(gòu);
步驟A2:于所述硅片上進(jìn)行阱注入操作以形成阱區(qū);
步驟A3:在所述硅片表面形成浮柵氧化層;
步驟A4:于所述浮柵氧化層表面及所述淺槽隔離結(jié)構(gòu)頂部覆蓋形成所述多晶硅層。
優(yōu)選的,所述步驟S4中,研磨所述多晶硅層,至所述多晶硅層與所述淺槽隔離結(jié)構(gòu)頂部齊平。
上述技術(shù)方案具有如下優(yōu)點(diǎn)或有益效果:
從工藝整合的角度考量,優(yōu)化制程,快速熱退火操作中加入一定量的氧氣,使摻雜后的多晶硅在退火的同時(shí)表面形成一層氧化硅保護(hù)層,減少了在熱處理時(shí)所摻雜磷元素的向外擴(kuò)散,從而能降低多晶硅方塊電阻,即降低浮柵方塊電阻,進(jìn)而提高了產(chǎn)品性能和良率。
附圖說明
參考所附附圖,以更加充分的描述本發(fā)明的實(shí)施例。然而,所附附圖僅用于說明和闡述,并不構(gòu)成對本發(fā)明范圍的限制。
圖1-5為發(fā)明一種降低浮柵方塊電阻的方法實(shí)施例中硅片的結(jié)構(gòu)示意圖;
圖6為本發(fā)明一種降低浮柵方塊電阻的方法實(shí)施例的流程圖;
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于武漢新芯集成電路制造有限公司,未經(jīng)武漢新芯集成電路制造有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810416005.0/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個(gè)器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個(gè)固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





