[發(fā)明專(zhuān)利]集成電路及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201810409999.3
• 申請(qǐng)日: 2018-05-02
• 公開(kāi)（公告）號(hào): CN109390284B
• 公開(kāi)（公告）日: 2021-05-04
• 發(fā)明（設(shè)計(jì)）人: 曹鈞涵;吳啟明;陳奕寰;蔡正原
• 申請(qǐng)（專(zhuān)利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類(lèi)號(hào): H01L21/8238
• 分類(lèi)號(hào): H01L21/8238;H01L27/092
• 代理公司: 隆天知識(shí)產(chǎn)權(quán)代理有限公司 72003
• 代理人: 張福根;馮志云

1.一種集成電路的制造方法，包括：

在一半導(dǎo)體基底的一邏輯區(qū)中形成一對(duì)邏輯柵極堆疊，且在該半導(dǎo)體基底的一多電壓裝置區(qū)中形成一對(duì)裝置柵極堆疊，其中該對(duì)邏輯柵極堆疊和該對(duì)裝置柵極堆疊包含一第一虛設(shè)柵極材料，且其中該對(duì)裝置柵極堆疊包含一功函數(shù)調(diào)整層；

在該對(duì)邏輯柵極堆疊上方沉積一第二虛設(shè)柵極材料；

以一n型柵極材料從該對(duì)邏輯柵極堆疊的一第一邏輯柵極堆疊上方置換該第一虛設(shè)柵極材料和該第二虛設(shè)柵極材料；

以一p型柵極材料從該對(duì)邏輯柵極堆疊的一第二邏輯柵極堆疊上方置換該第一虛設(shè)柵極材料和該第二虛設(shè)柵極材料；

在該對(duì)邏輯柵極堆疊上方沉積一氧化物層；

在該邏輯區(qū)和該多電壓裝置區(qū)上方沉積一金屬層；

處理該金屬層，以在該對(duì)裝置柵極堆疊的一第一裝置柵極堆疊和一第二裝置柵極堆疊中形成一金屬硅化物層；以及

在該半導(dǎo)體基底的該多電壓裝置區(qū)中形成一虛設(shè)晶體管結(jié)構(gòu)，其中該虛設(shè)晶體管結(jié)構(gòu)包括一虛設(shè)介電層，該虛設(shè)介電層上不設(shè)置柵極。

2.如權(quán)利要求1所述的集成電路的制造方法，其中該第一虛設(shè)柵極材料和該第二虛設(shè)柵極材料系由多晶硅形成。

3.如權(quán)利要求1所述的集成電路的制造方法，其中該金屬硅化物層的厚度小于

4.如權(quán)利要求1所述的集成電路的制造方法，其中該金屬層的處理包含執(zhí)行一第一快速熱退火。

5.如權(quán)利要求1所述的集成電路的制造方法，其中該金屬層由鎳形成，且該金屬硅化物層由硅化鎳形成。

6.如權(quán)利要求1所述的集成電路的制造方法，其中該功函數(shù)調(diào)整層配置以調(diào)整該金屬硅化物層的功函數(shù)。

7.如權(quán)利要求1所述的集成電路的制造方法，其中該功函數(shù)調(diào)整層的功函數(shù)為4.5電子伏特。

8.如權(quán)利要求1所述的集成電路的制造方法，其中該處理使得該對(duì)裝置柵極堆疊成為形成一裝置的復(fù)數(shù)個(gè)完全硅化的柵極。

9.一種集成電路，包括：

一半導(dǎo)體基底；

一裝置，位于該半導(dǎo)體基底上，其中該裝置包括在該半導(dǎo)體基底中的一對(duì)源極/漏極區(qū)，且還包括一第一完全硅化的柵極和一第二完全硅化的柵極，其中該第一完全硅化的柵極和該第二完全硅化的柵極系通過(guò)一功函數(shù)調(diào)整層從該半導(dǎo)體基底垂直地分開(kāi)；

一邏輯裝置，位于該半導(dǎo)體基底上，橫向地從該裝置隔開(kāi)，其中該邏輯裝置包括一邏輯柵極；以及

一虛設(shè)晶體管結(jié)構(gòu)，位于該半導(dǎo)體基底上，包括一虛設(shè)介電層，其中該虛設(shè)介電層上不設(shè)置柵極。

10.如權(quán)利要求9所述的集成電路，其中該第一完全硅化的柵極和該第二完全硅化的柵極具有厚度小于的一金屬硅化物層。

11.如權(quán)利要求10所述的集成電路，其中該金屬硅化物層由硅化鎳形成。

12.如權(quán)利要求10所述的集成電路，其中該功函數(shù)調(diào)整層配置成調(diào)整該金屬硅化物層的功函數(shù)。

13.如權(quán)利要求9所述的集成電路，其中該功函數(shù)調(diào)整層的一最低表面接觸一阻擋層的一最高表面，且其中該邏輯柵極的邏輯柵極材料的一最低表面接觸該阻擋層的該最高表面。

14.如權(quán)利要求9所述的集成電路，其中該邏輯柵極系一高介電常數(shù)金屬柵極堆疊，包括一高介電常數(shù)介電層和在該高介電常數(shù)介電層上方的一柵極金屬材料。

15.如權(quán)利要求9所述的集成電路，其中該功函數(shù)調(diào)整層的功函數(shù)為4.5電子伏特(eV)。