[發明專利]一種適用于集成電路的碳化硅平面型功率場效應晶體管

在審

• 申請號: 201810409635.5
• 申請日: 2018-05-02
• 公開（公告）號: CN108831924A
• 公開（公告）日: 2018-11-16
• 發明（設計）人: 王策;郭清;盛況;王妹芳
• 申請（專利權）人: 浙江大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 浙江杭州金通專利事務所有限公司 33100
• 代理人: 沈孝敬

本發明公開了一種適用于集成電路的平面型功率場效應晶體管，包括源極(1)、柵極(2)、漏極(3)、氧化層(4)、N⁺源區(5)、P⁺接觸區(6)、P阱(7)、N^?柵下漂移區(8)、N外延層(9)、N⁺漏區(10)、N^?漏極下漂移區(11)和P襯底(12).本發明提出的碳化硅平面型功率場效應晶體管，通過對漂移區靠近柵極部分的摻雜濃度和厚度調節和在襯底靠近漏區部分進行低濃度N型摻雜，使器件擊穿時電場分布非常均勻，沒有特別陡峭的電場尖峰,使器件擊穿電壓得以提高。在漂移區長度為5μm的條件下，擊穿電壓達到1146V。本發明提出的碳化硅平面型功率場效應晶體管可作為功率集成電路中的開關器件使用。

技術領域

本發明涉及一種碳化硅平面型功率場效應晶體管(SiC LDMOSFET)，尤其適用于高耐壓、高通流能力且適用于集成電路的碳化硅平面型功率場效應晶體管，具體地說是一種適用于集成電路的碳化硅平面型功率場效應晶體管。

背景技術

碳化硅材料具有優良的物理和電學特性，相比硅材料而言，其具有飽和漂移速度高、臨界雪崩擊穿電場大、帶隙寬、德拜溫度高、熱導率高等優點，因此碳化硅器件可以獲得更高的工作頻率、更高的擊穿電壓、更高的工作溫度和更大的電流密度。

LDMOS(Laterally Diffused Metal Oxide Semiconductor，橫向擴散晶體管)先在襯底上擴散出P阱，再在其上擴散N⁺作為源極，通過兩次擴散的雜質濃度差形成溝道。這樣就可以得到非常小的溝道長度。

LDMOS的雪崩擊穿發生在器件的表面，RESURF(Reduced Surface Field，降低表面電場)技術通過薄外延層等手段，將原本存在于器件表面的高電場擊穿區域轉移到器件內部，或者將表面擊穿區域的電場降低，使得表面擊穿可以更晚的發生。

發明內容

功率場效應管要求阻斷電壓大、導通電流大。而增大阻斷電壓和增大導通電流對場效應管漂移區尺寸和摻雜濃度的要求是矛盾的。

垂直型功率場效應管不易實現集成，而平面型場效應管的電極都在器件一側表面，所以對于需要集成的功率場效應管，應該做成平面型器件。

本發明要解決的是現有技術存在的上述技術問題，旨在提供一種適用于集成電路的碳化硅平面型功率場效應晶體管，在保持導通電流足夠大的基礎上，通過RESURF技術和增加低摻雜區的方法，使平面型器件表面電場盡可能均勻分布，以提高器件的阻斷電壓。

為達到上述目的，本發明提供了一種碳化硅平面型功率場效應晶體管，包括源極、柵極、漏極、氧化層、N⁺源區、P⁺接觸區、P阱、N^-柵下漂移區、N外延層、N⁺漏區、N^-漏極下漂移區和P襯底，其特征在于N^-漏極下漂移區是采用離子注入工藝在P襯底內形成的低濃度N型摻雜區；N⁺漏區是采用離子注入工藝在N外延層中形成的高濃度N型摻雜區；N外延層是采用化學氣相沉積或者離子注入的方式形成于P襯底上的N型摻雜區；N^-柵下漂移區是采用高溫離子注入工藝在N外延層內形成的低濃度N型摻雜區；P阱是采用高溫離子注入工藝在P襯底內形成的P型摻雜區；P⁺接觸區是采用高溫離子注入工藝在P阱內遠離N外延層處形成的高濃度P型摻雜區；N⁺源區是采用離子注入工藝在P阱內形成的高濃度N型摻雜區；氧化層是采用LPECVD電極或者熱氧化工藝形成于部分區域的P阱之上的氧化物；漏極是淀積在部分區域的N⁺漏區之上的金屬；柵極是淀積在部分區域的氧化層之上的N型金屬；源極是淀積在全部區域的P⁺接觸區和部分區域的N⁺源區之上的金屬。