[發明專利]一種適用于集成電路的碳化硅平面型功率場效應晶體管在審
| 申請號: | 201810409635.5 | 申請日: | 2018-05-02 |
| 公開(公告)號: | CN108831924A | 公開(公告)日: | 2018-11-16 |
| 發明(設計)人: | 王策;郭清;盛況;王妹芳 | 申請(專利權)人: | 浙江大學 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L29/06;H01L21/336 |
| 代理公司: | 浙江杭州金通專利事務所有限公司 33100 | 代理人: | 沈孝敬 |
| 地址: | 310027 浙*** | 國省代碼: | 浙江;33 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 功率場效應晶體管 漂移區 平面型 碳化硅 襯底 漏極 漏區 集成電路 功率集成電路 器件擊穿電壓 電場分布 電場尖峰 厚度調節 擊穿電壓 開關器件 接觸區 氧化層 擊穿 源極 源區 陡峭 摻雜 | ||
1.一種適用于集成電路的碳化硅平面型功率場效應晶體管,包括源極(1)、柵極(2)、漏極(3)、氧化層(4)、N+源區(5)、P+接觸區(6)、P阱(7)、N-柵下漂移區(8)、N外延層(9)、N+漏區(10)、N-漏極下漂移區(11)和P襯底(12),其特征在于:
N-漏極下漂移區(11)是采用離子注入工藝在P襯底(12)內形成的低濃度N型摻雜區;
N+漏區(10)是采用離子注入工藝在N外延層(9)中形成的高濃度N型摻雜區;
N外延層(9)是采用化學氣相沉積或者離子注入的方式形成于P襯底上的N型摻雜區;
N-柵下漂移區(8)是采用高溫離子注入工藝在N外延層(9)內形成的低濃度N型摻雜區;
P阱(7)是采用高溫離子注入工藝在P襯底(12)內形成的P型摻雜區;
P+接觸區(6)是采用高溫離子注入工藝在P阱(7)內遠離N外延層(9)處形成的高濃度P型摻雜區;
N+源區(5)是采用離子注入工藝在P阱(7)內形成的高濃度N型摻雜區;
氧化層(4)是采用LPECVD電極或者熱氧化工藝形成于部分區域的P阱(7)之上的氧化物;
漏極(3)是淀積在部分區域的N+漏區(10)之上的金屬;
柵極(2)是淀積在部分區域的氧化層(4)之上的N型金屬;
源極(1)是淀積在全部區域的P+接觸區(6)和部分區域的N+源區(5)之上的金屬。
2.根據權利要求1所述的一種適用于集成電路的碳化硅平面型功率場效應管,其特征在于,所述N-漏極下漂移區(11)位于N外延層(9)靠近N+漏區(10)一側下方,摻雜濃度在1e16cm-3~9e16cm-3之間。
3.根據權利要求1所述的一種適用于集成電路的碳化硅平面型功率場效應管,其特征在于,所述P襯底(12)摻雜濃度為1e16cm-3~3e16cm-3。
4.根據權利要求1所述的一種適用于集成電路的碳化硅平面型功率場效應管,其特征在于,所述N+漏區(10)和N+源區(5)摻雜濃度均為1e18cm-3~2e19cm-3。
5.根據權利要求1所述的一種適用于集成電路的碳化硅平面型功率場效應管,其特征在于,所述N外延層(9)在靠近P阱(7)一側厚度為0.3μm~0.9μm,在靠近N+漏區(10)一側厚度為0.9μm~1.2μm,其濃度為5e16cm-3~2e17cm-3。
6.根據權利要求1所述的一種適用于集成電路的碳化硅平面型功率場效應管,其特征在于,所述漏極(3)和源極(1)通過歐姆接觸與下方半導體形成接觸。
7.根據權利要求1所述的一種適用于集成電路的碳化硅平面型功率場效應管,其特征在于,所述氧化層(4)是通過氮化處理提升氧化層界面質量,其厚度為0.05μm~0.1μm。
8.根據權利要求1所述的一種適用于集成電路的碳化硅平面型功率場效應管,其特征在于,所述柵極(2)的覆蓋區域小于氧化層(4),并通過離子注入及推進退火工藝提升其導電性。
9.根據權利要求1~8任何一項所述的適用于集成電路的碳化硅平面型功率場效應管,其特征在于,所述P+接觸區(6)通過高溫激活退火工藝實現載流子的激活,摻雜濃度為5e18cm-3~2e19cm-3。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于浙江大學,未經浙江大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810409635.5/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





