[發明專利]一種雙柵MOSFET結構在審
| 申請號: | 201810398766.8 | 申請日: | 2018-04-28 |
| 公開(公告)號: | CN108767011A | 公開(公告)日: | 2018-11-06 |
| 發明(設計)人: | 郭宇鋒;張茂林;童祎;陳靜;李曼 | 申請(專利權)人: | 南京郵電大學;南京郵電大學南通研究院有限公司 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L29/10 |
| 代理公司: | 南京蘇科專利代理有限責任公司 32102 | 代理人: | 姚姣陽 |
| 地址: | 210003 江蘇*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 溝道區 柵氧層 漏區 源區 下表面 側邊 雙柵 覆蓋 電流驅動能力 短溝道效應 電場 工藝步驟 器件結構 雙柵結構 上表面 有效地 漸變 減小 漏極 源極 兼容 | ||
一種雙柵MOSFET結構,包括:呈漸變厚度的溝道區,溝道區的厚度小的一側設有源區,其厚度大的一側設有漏區,源區遠離溝道區的側邊設有源極,漏區遠離溝道區的側邊設有漏極;相連的溝道區、源區和漏區的上、下表面分別覆蓋第一柵氧層和第二柵氧層,第一柵氧層覆蓋溝道區的部分的上表面設有第一柵極,第二柵氧層覆蓋溝道區的部分的下表面設有第二柵極,第一柵極和第二柵極構成雙柵結構。本發明所提供的器件結構既能有效地抑制短溝道效應,又能提高電流驅動能力,減小漏區的電場峰值;且工藝步驟相對簡單,可與現有CMOS工藝相兼容。
技術領域
本發明屬于半導體器件技術領域,具體涉及一種雙柵MOSFET結構。
背景技術
隨著集成電路的快速發展,芯片的性能和密度隨之不斷增加,這要求器件尺寸不斷縮小,然而當器件的尺寸縮小到一定程度時將引發短溝道效應。短溝道效應將會導致器件柵極的控制能力下降,從而引起閾值電壓的漂移和漏致勢壘降低效應,從而導致器件的靜態功耗增加。與此同時,縮小的器件尺寸將導致器件內部的電場升高,增加了熱載流子的生成,降低器件的可靠性。
據申請人了解,為了改善MOSFET的短溝道效應,研究人員提出了各種措施。文獻1,如Long W, Ou H, Kuo J M, et al. Dual-material gate (DMG) field effecttransistor[J]. IEEE Transactions on Electron Devices, 1999, 46(5): 865-870提出了一種具有雙段柵結構的MOSFET。如圖1所示,1是第一段柵金屬,2是第二段柵金屬,3是柵氧層,4是源極,5是源區,6是襯底,7是漏區,8是漏極,9是襯底電極。該結構通過利用了兩種具有不同功函數的材料的特性,提高了柵極的控制能力,并且增強了電子的運輸特性。但是由于雙段柵的制造工藝十分繁瑣,因此其成本較高,不適合應用于超大規模集成電路中。
文獻2,如張哲誠,中國專利,201710288728.2,提出了一種FinFET結構的MOS晶體管。如圖2所示,1是柵極,2是柵氧層,3是源區,4是溝道區,5是漏區,6是襯底。該器件增加了柵極的數量,并且將溝道三維化,使得器件的有效溝道寬度增加的同時提高了柵極的控制能力,因此增大了電流驅動能力,并且有效地抑制了短溝道效應。然而由于溝道尺寸的下降,增加了器件內部的電場強度,從而降低器件的可靠性。
文獻3,如美國專利Colinge JP.Junctionless metal-oxide-semiconductortransistor:U.S.Patent8,178,862[P].2012-5-15提出了一種無結型場效應晶體管。如圖3所示,1是第一柵極,2是第一柵氧層,3是源極,4是源區,5是溝道區,6是漏區,7是漏極,8是第二柵氧層,9是第二柵極。該發明利用了耗盡區的特性來控制器件的開啟和關斷。由于不存在PN結,其制造工藝較為簡單。該結構的溝道和源漏區都需摻雜相同類型且濃度很高的雜質,然而載流子漲落效應,使得器件內部載流子濃度分布不一致,限制了該器件的大規模應用。
發明內容
本發明的目的在于:一種雙柵MOSFET結構,可以有效控制短溝道效應,提高電流的驅動能力,并能降低器件內部的電場峰值,提高器件的可靠性。
為了達到以上目的,一種雙柵MOSFET結構,包括:呈漸變厚度的溝道區,溝道區的厚度小的一側設有源區,其厚度大的一側設有漏區,源區遠離溝道區的側邊設有源極,漏區遠離溝道區的側邊設有漏極;相連的溝道區、源區和漏區的上、下表面分別覆蓋第一柵氧層和第二柵氧層,第一柵氧層覆蓋溝道區的部分的上表面設有第一柵極,第二柵氧層覆蓋溝道區的部分的下表面設有第二柵極,第一柵極和第二柵極構成雙柵結構。
本發明的優選方案是:溝道區的上、下兩表面的延長面必會相交。
優選地,溝道區、源區和漏區的材料為硅或鍺、鍺硅、砷化鎵、氮化鎵。
優選地,溝道區、源區和漏區的摻雜類型為P型或N型。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于南京郵電大學;南京郵電大學南通研究院有限公司,未經南京郵電大學;南京郵電大學南通研究院有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810398766.8/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:半導體器件
- 下一篇:一種半導體離子敏場效應晶體管ISFET的制備方法
- 同類專利
- 專利分類





