[發明專利]一種自舉電路

有效

• 申請號: 201810392645.2
• 申請日: 2018-04-27
• 公開（公告）號: CN108599751B
• 公開（公告）日: 2021-10-08
• 發明（設計）人: 劉建偉;陳凱讓;胡剛毅;李儒章;王健安;陳光炳;王育新;付東兵;張正平
• 申請（專利權）人: 中國電子科技集團公司第二十四研究所
• 主分類號: H03K17/687
• 分類號: H03K17/687
• 代理公司: 北京同恒源知識產權代理有限公司 11275
• 代理人: 趙榮之

本發明涉及一種自舉電路，該自舉電路包括反相器INV31、INV32，PMOS管M₃₁、M₃₂、M₃₃，NMOS管M₃₄以及電容C₃₁、C₃₂；反相器INV31的輸入端為自舉電路的輸入端，反相器INV31的輸出端連接至反相器INV32的輸入端和電容C₃₁的一端，電容C₃₁的另一端連接至PMOS管M₃₁的漏極；PMOS管M₃₁的柵極連接至反相器INV31的輸入端，源極連接至VDD，PMOS管M₃₁的漏極還連接至PMOS管M₃₃的柵極；PMOS管M₃₃的源極連接至PMOS管M₃₂的漏極和電容C₃₂的一端，電容C₃₂的另一端連接至反相器INV32的輸出端和NMOS管M₃₄的源極，PMOS管M₃₂的源極連接至VDD；NMOS管M₃₄的漏極與PMOS管M₃₃的漏極相互連接之后作為自舉電路的輸出端。本發明在面積無明顯增加的條件下，提出一種高可靠自舉電路，結構簡單，可靠性高。

技術領域

本發明屬于集成電路技術領域，涉及一種自舉電路。

背景技術

自舉電路是高速高精度采樣開關中常用的一種電路，它可以提高采樣系統的線性度。圖1是一種高速高精度采樣電路，它包括采樣開關M₁₁、M₁₂、采樣電容C_S1，以及自舉電路。自舉電路11降低M1在采樣相的導通電阻的非線性。自舉電路2用來提高M₁₂在采樣相的柵壓，從而降低M₁₂的導通電阻。這是因為V_CM的電位一般在VDD/2附近，隨著電源電壓的降低，M₁₂的柵源電壓V_GS也降低，其導通電阻越來越大，這會降低高速采樣系統的線性度。通常用自舉電路12來增加M₁₂在導通時的柵源電壓V_GS。圖2是一種傳統的自舉電路12的一種結構，當clk_in為低電平時，節點11為高電平，M₂₃、M₂₄、M₂₅導通，M₂₁、M₂₂關閉，節點22、clk_out為低電平，節點23為高電平。當clk_in為高電平，節點21為低電平，M₂₁、M₂₂導通，M₂₃、M₂₄、M₂₅關閉，節點23和clk_out的電壓為Vdd+Vdd·C₂₁/(C₂₁+C_p)，其中，C_p為節點23的寄生電容。此時，M₂₂的柵源(漏)電壓V_GS22和漏源(漏)電壓V_GS22以及M₂₅的柵源電壓均大于Vdd，M₂2和M₂₅容易被擊穿，可靠性降低。

發明內容

有鑒于此，本發明的目的在于提供一種自舉電路，大大提高自舉電路的可靠性。

為達到上述目的，本發明提供如下技術方案：

一種自舉電路，該自舉電路包括反相器INV31、INV32，PMOS管M₃₁、M₃₂、M₃₃，NMOS管M₃₄以及電容C₃₁、C₃₂；

所述反相器INV31的輸入端為自舉電路的輸入端，所述反相器INV31的輸出端連接至反相器INV32的輸入端和電容C₃₁的一端，電容C₃₁的另一端連接至PMOS管M₃₁的漏極；