[發(fā)明專利]標(biāo)準(zhǔn)單元的仿真系統(tǒng)和方法有效
| 申請?zhí)枺?/td> | 201810387979.0 | 申請日: | 2018-04-26 |
| 公開(公告)號: | CN108563899B | 公開(公告)日: | 2022-02-22 |
| 發(fā)明(設(shè)計)人: | 廖春和 | 申請(專利權(quán))人: | 武漢新芯集成電路制造有限公司 |
| 主分類號: | G06F30/39 | 分類號: | G06F30/39 |
| 代理公司: | 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237 | 代理人: | 屈蘅;李時云 |
| 地址: | 430205 湖北*** | 國省代碼: | 湖北;42 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 標(biāo)準(zhǔn) 單元 仿真 系統(tǒng) 方法 | ||
1.一種標(biāo)準(zhǔn)單元的仿真系統(tǒng),其特征在于,所述標(biāo)準(zhǔn)單元的仿真系統(tǒng)包括掃描單元和仿真電路,其中:
所述仿真電路包括目標(biāo)單元電路;
所述目標(biāo)單元電路中的目標(biāo)單元包括對等目標(biāo)單元和非對等目標(biāo)單元,所述對等目標(biāo)單元包括等價結(jié)構(gòu),所述非對等目標(biāo)單元包括至少兩部分不等價結(jié)構(gòu),所述掃描單元對對等目標(biāo)單元中等價結(jié)構(gòu)的尺寸與所述非對等目標(biāo)單元中各部分不等價結(jié)構(gòu)的尺寸進(jìn)行迭代計算,所述非對等目標(biāo)單元中各部分不等價結(jié)構(gòu)的初始尺寸相等;
在每一次迭代中,計算對等目標(biāo)單元中等價結(jié)構(gòu)的尺寸與非對等目標(biāo)單元中某個部分的不等價結(jié)構(gòu)的尺寸的比值,并將非對等目標(biāo)單元的其他部分的不等價結(jié)構(gòu)的尺寸值設(shè)置為對等目標(biāo)單元中等價結(jié)構(gòu)的尺寸除以通過上一次迭代計算出的所述等價結(jié)構(gòu)的尺寸與相應(yīng)的所述其他部分的不等價結(jié)構(gòu)的尺寸的比值,并使目標(biāo)單元電路的延時數(shù)據(jù)最小,記錄本次迭代計算得到的所述比值并進(jìn)行下一次迭代計算,直至所述等價結(jié)構(gòu)的尺寸與各個非對等目標(biāo)單元部分的尺寸的比值不再變化。
2.如權(quán)利要求1所述的標(biāo)準(zhǔn)單元的仿真系統(tǒng),其特征在于,所述對等目標(biāo)單元包括第一晶體管、第二晶體管和第三晶體管;
所述第一晶體管和所述第二晶體管的源極均連接第一電源,所述第一晶體管和所述第二晶體管的漏極均連接所述第三晶體管的源極,所述第三晶體管的漏極連接所述目標(biāo)單元電路的輸出端;
所述第一晶體管、所述第二晶體管和所述第三晶體管的柵極分別連接所述目標(biāo)單元電路的第一輸入端、第二輸入端和第三輸入端;
所述第一晶體管、所述第二晶體管和所述第三晶體管均為P型場效應(yīng)管晶體管。
3.如權(quán)利要求2所述的標(biāo)準(zhǔn)單元的仿真系統(tǒng),其特征在于,所述非對等目標(biāo)單元包括第四晶體管、第五晶體管和第六晶體管;
所述第四晶體管和所述第六晶體管的源極均連接第二電源,所述第四晶體管的漏極連接所述第五晶體管的源極,所述第六晶體管的漏極和所述第五晶體管的漏極均連接目標(biāo)單元電路的輸出端;
所述第四晶體管、所述第五晶體管和所述第六晶體管的柵極分別連接所述目標(biāo)單元電路的第一輸入端、第二輸入端和第三輸入端;
所述第四晶體管、所述第五晶體管和所述第六晶體管均為N型場效應(yīng)管晶體管。
4.如權(quán)利要求3所述的標(biāo)準(zhǔn)單元的仿真系統(tǒng),其特征在于,所述仿真電路還包括驅(qū)動電路,所述驅(qū)動電路包括多個緩沖器,每個所述緩沖器的輸出端連接一個所述目標(biāo)單元的輸入端,所述緩沖器的驅(qū)動強度與其所連接的所述目標(biāo)單元的驅(qū)動強度相匹配。
5.如權(quán)利要求4所述的標(biāo)準(zhǔn)單元的仿真系統(tǒng),其特征在于,所述緩沖器的數(shù)量為三個,分別連接所述目標(biāo)單元電路的第一輸入端、第二輸入端和第三輸入端。
6.如權(quán)利要求5所述的標(biāo)準(zhǔn)單元的仿真系統(tǒng),其特征在于,所述仿真電路還包括負(fù)載電路,所述負(fù)載電路包括多個反相器,所述多個反相器的輸入端連接所述目標(biāo)單元電路的輸出端。
7.如權(quán)利要求6所述的標(biāo)準(zhǔn)單元的仿真系統(tǒng),其特征在于,所述標(biāo)準(zhǔn)單元的仿真系統(tǒng)還包括仿真文件,其中:所述仿真文件包括第一輸入模塊、第二輸入模塊和輸出模塊,所述第一輸入模塊對所述第一輸入端和所述第二輸入端進(jìn)行激勵,所述第二輸入模塊對所述第三輸入端進(jìn)行激勵,所述輸出模塊輸出所述目標(biāo)單元電路的輸出端的結(jié)果。
8.一種標(biāo)準(zhǔn)單元的仿真方法,其特征在于,包括:
掃描單元對對等目標(biāo)單元中等價結(jié)構(gòu)的尺寸與非對等目標(biāo)單元中各部分不等價結(jié)構(gòu)的尺寸進(jìn)行迭代計算,所述非對等目標(biāo)單元中各部分不等價結(jié)構(gòu)的初始尺寸相等;
在每一次迭代中,計算對等目標(biāo)單元中等價結(jié)構(gòu)的尺寸與非對等目標(biāo)單元中某個部分的不等價結(jié)構(gòu)的尺寸的比值,并將非對等目標(biāo)單元的其他部分的不等價結(jié)構(gòu)的尺寸值設(shè)置為對等目標(biāo)單元中等價結(jié)構(gòu)的尺寸除以通過上一次迭代計算出的所述等價結(jié)構(gòu)的尺寸與相應(yīng)的所述其他部分的不等價結(jié)構(gòu)的尺寸的比值,并使目標(biāo)單元電路的延時數(shù)據(jù)最小,記錄本次迭代計算得到的所述比值并進(jìn)行下一次迭代計算,直至所述等價結(jié)構(gòu)的尺寸與各個非對等目標(biāo)單元部分的尺寸的比值不再變化。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于武漢新芯集成電路制造有限公司,未經(jīng)武漢新芯集成電路制造有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810387979.0/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





