[發明專利]一種多層互連線結構的CMP仿真方法和仿真系統

有效

• 申請號: 201810385623.3
• 申請日: 2018-04-26
• 公開（公告）號: CN108573110B
• 公開（公告）日: 2022-01-04
• 發明（設計）人: 劉建云;陳嵐
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G06F30/20
• 分類號: G06F30/20
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

本發明提供了一種多層互連線結構的CMP仿真方法和仿真系統，包括：獲取芯片的版圖數據，所述版圖數據包括從下往上依次排布的第1層互連線至第n層互連線的表面形貌數據，n為大于或等于2的整數；對所述第1層互連線進行CMP仿真，獲得所述第1層互連線的CMP仿真結果；對第i層互連線進行CMP仿真，獲得所述第i層互連線的CMP仿真結果，并根據所述第i層互連線和第i?1層互連線的重疊類型對所述第i層互連線的CMP仿真結果進行修正，其中，i為整數，且i在2至n之間依次取值，不僅可以通過修正消除疊層效應的影響，使得仿真結果精確可信，而且使得仿真過程更加簡單快捷。

技術領域

本發明涉及化學機械研磨技術領域，更具體地說，涉及一種多層互連線結構的CMP仿真方法和仿真系統。

背景技術

化學機械研磨(Chemical Mechanical polishing，CMP)作為實現芯片表面全局平坦化的關鍵技術和支持可制造性設計流程優化的核心技術，在整個集成電路設計和制造中具有重要作用。由于影響CMP制程的因素非常復雜，因此，需要對芯片設計版圖中的金屬互連線的CMP制程進行仿真，以得到不同區域的厚度分布，來對后續冗余金屬填充進行指導，優化CMP制程的平坦性。更重要的是，還可以用于后續可制造性設計分析、進行全芯片的寄生參數提取和時序分析等，進而可以評判CMP制程對芯片電學性能的影響程度。

目前，芯片中的金屬互連線以多層結構居多，但是，現有的CMP仿真方法都是針對單層互連線結構的算法，還沒有公開的針對多層互連線結構的仿真方法。若直接將單層互連線結構的仿真方法應用到多層互連線結構中，計算結果并不能夠體現多層互連線結構中層與層之間的相互影響，即不能體現疊層效應的影響。并且，對于工藝更為復雜的多層互連線結構而言，單層的工藝差異經過多層的累計擴大后，使得多層互連線結構的表面形貌影響因素變多、工藝控制變難，因此，亟需一種針對多層金屬互連線結構的CMP仿真方法，來對可制造性設計方案進行預測。

發明內容

有鑒于此，本發明提供了一種多層互連線結構的CMP仿真方法和仿真系統，以提高多層互連線結構CMP仿真結果的精度。

為實現上述目的，本發明提供如下技術方案：

一種多層互連線結構的CMP仿真方法，包括：

獲取芯片的版圖數據，所述版圖數據包括從下往上依次排布的第1層互連線至第n層互連線的表面形貌數據，n為大于或等于2的整數；

對所述第1層互連線進行CMP仿真，獲得所述第1層互連線的CMP仿真結果；

對第i層互連線進行CMP仿真，獲得所述第i層互連線的CMP仿真結果，并根據所述第i層互連線和第i-1層互連線的重疊類型對所述第i層互連線的CMP仿真結果進行修正；其中，i為整數，且i在2至n之間依次取值。

優選地，根據所述第i層互連線和第i-1層互連線的重疊類型對所述第i層互連線的CMP仿真結果進行修正包括：

根據所述第i層互連線和第i-1層互連線的表面形貌數據判定重疊類型，所述重疊類型包括完全重疊、部分重疊和復雜重疊；

根據所述重疊類型獲得對應的修正值，并利用所述修正值對所述第i層互連線的CMP仿真結果進行修正。

優選地，若所述重疊類型為完全重疊，則獲得對應的修正值，并利用所述修正值對所述第i層互連線的CMP仿真結果進行修正包括：

從數據庫中獲得與所述第i層互連線的線寬和密度相同以及與所述第i-1層互連線的形貌高度相同的表面形貌對應的完全重疊修正值；

利用所述完全重疊修正值對所述第i層互連線的CMP仿真結果進行修正；

其中，所述數據庫中存儲有不同的第i層互連線的線寬和密度以及第i-1層互連線的形貌高度對應的完全重疊修正值。