[發明專利]一種低溫漂快速瞬態響應高電源抑制比帶隙基準電壓源

在審

• 申請號: 201810365618.6
• 申請日: 2018-04-23
• 公開（公告）號: CN108427468A
• 公開（公告）日: 2018-08-21
• 發明（設計）人: 唐碩;張國俊
• 申請（專利權）人: 電子科技大學
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明屬于模擬集成電路技術領域，尤其涉及一種低溫漂，快速瞬態響應，高電源抑制比的帶隙基準電壓源。該電路包括帶隙基準產生電路、誤差放大器、啟動電路三部分。本發明利用兩個雙極性晶體管負溫度系數的基極?發射極電壓VBE以及VBE的正溫度系數差值ΔVBE的線性疊加產生零溫度系數的帶隙基準電壓。與傳統結構相比，此電路產生的帶隙基準電壓溫度系數更小，而且啟動電路新穎，具有更好的瞬態響應。

技術領域

本發明屬于模擬集成電路技術領域，尤其涉及一種低溫漂，快速瞬態響應，高電源抑制比的帶隙基準電壓源。

背景技術

隨著集成電路按摩爾定律的發展，集成電路集成度越來越高，特征尺寸越來越小，電源電壓也越來越低，這對芯片的性能和功耗提出了更高的要求。而與此同時，帶隙基準作為芯片內為整個電路提供參考的部分，其微小的擾動將嚴重影響整個系統的穩定，從而產生大的偏差。因此，帶隙基準對溫度和電源電壓的抗干擾能力尤為重要。當溫度和電源電壓在大范圍內波動時，要求基準電壓源的輸出幾乎不變化，從而提供極穩定的電壓值。

圖1所示為傳統的帶隙基準電壓源，由NPN三級管Q1、Q2、Q3、Q4和電阻R1、R2、R3以及直流電流源I構成。該電路利用一個反饋環使電路工作在特定的一個工作點，該點輸出電壓等于Q1的基極-發射極電壓VBE加上Q1Q2的基極-發射極的差分電壓成比例的一個電壓值。其中Q1、Q2與R3產生與絕對溫度成正比的電流IPTAT，Q3通過對X點電壓的變化進行放大從而對X點的電壓鉗位。

這種基準源的缺點是電流I受電源決定，它將隨著電源電壓的變化而變化；反饋環只有一個單管Q3，環路增益小，對X點的鉗位精度低。

發明內容

本發明要解決的技術問題是提供一種低溫漂快速瞬態響應高電源抑制比的帶隙基準電壓源。

本發明采用以下技術方案：

本發明提出一種低溫漂，快速瞬態響應，高電源抑制比的帶隙基準電壓源，由帶隙基準產生電路、誤差放大器、啟動電路構成。所述帶隙基準產生電路包括：NPN三極管Q1與電阻R1串聯，NPN三極管Q2與電阻R2串聯，Q1的集電極接R1的負端，Q2的集電極接R2的負端，Q2的基極接Q1的集電極，Q1的發射極與Q2的發射極短接在一起后接電阻R4的正端相接，Q1與Q2的發射極面積比為1:8，R4的負端接電源地；R1的正端與R2的正端短接后接電阻R3的負端，R3的正端接NMOS管MN5的源級，并作為帶隙基準電壓的輸出節點VREF；MN5的漏級接PMOS管MP6的漏級，MN5的柵極與NMOS管MN2的漏級短接在一起作為誤差放大器的輸出節點VE；MP6的源級接與電阻R7的負端短接作為電壓節點VDD，電阻R7的正端接正電源VIN，MP6的柵極與PMOS管MP9的柵極短接后接反相器INV的輸出端，INV的輸入端接VDD。

所述誤差放大器包括：NPN三極管Q3的集電極接NMOS管MN1的源級，Q3的基極接Q1的的集電極，NPN三極管Q4的集電極接NMOS管MN2的源級，Q4的基極接Q2的集電極，Q3的發射極與Q4發射極短接后接電阻R5的正端，R5的負端接電源地；MN1的柵極與MN2的柵極短接后接電壓節點VREF，MN1的漏級接PMOS管的MP3的漏級，MN2的漏級接PMOS管的MP4的漏級，MP3柵漏短接后柵極接MP4的柵極，MP3的源級與MP4的源級短接后接VDD。

所述啟動電路包括：PMOS管MP9的源級接VDD，MP9的漏級接電阻R6的正端，R6的負端與NMOS管MN11和MN13的漏級、NMOS管的MN7的柵極短接,MN7的漏級與MP3的漏級短接，MN7的源級接NMOS管MN8的漏級，MN8的柵極接VDD，MN8的漏級與電阻R5、R6的負端短接接地；MN11柵漏短接后柵極接NMOS管MN12的柵極，MN12的漏級接MN11的源級，NMOS管M10的漏級接MN13的源級，MN10的柵極與MN13的柵極短接后接VREF，MN10的源級與MN12的源級短接后接地。

附圖說明