[發明專利]半導體器件及其制造方法

有效

• 申請號: 201810365419.5
• 申請日: 2018-04-23
• 公開（公告）號: CN109509756B
• 公開（公告）日: 2023-09-05
• 發明（設計）人: 李南宰
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H10B43/27
• 分類號: H10B43/27;H10B43/35
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 李輝;劉久亮

公開了一種半導體器件及其制造方法。該半導體器件包括：下絕緣層；柵極堆疊件，所述柵極堆疊件被設置在所述下絕緣層上方；多個支承件，所述多個支承件從所述下絕緣層朝向所述柵極堆疊件延伸；源層，所述源層被設置在所述下絕緣層與所述柵極堆疊件之間；以及溝道圖案，所述溝道圖案包括設置在所述源層與所述柵極堆疊件之間的連接部。

技術領域

本公開的各種實施方式涉及半導體器件及其制造方法，更具體地，涉及一種三維半導體器件及其制造方法。

背景技術

半導體器件包括能夠存儲數據的多個存儲單元晶體管。存儲單元晶體管可串聯聯接在選擇晶體管之間，由此形成存儲串。眾所周知的是通過將存儲單元晶體管的柵極和選擇晶體管的柵極垂直堆疊在基板上而實現的三維半導體器件。然而，由于增加了器件密度，因此它們的運行速度和穩定性仍然是一項挑戰并且是重大研究的主題。

發明內容

本公開的一種實施方式可以提供一種半導體器件，該半導體器件包括：下絕緣層；柵極堆疊件，所述柵極堆疊件被設置在所述下絕緣層上方；多個支承件，所述多個支承件從所述下絕緣層朝向所述柵極堆疊件延伸；源層，所述源層被設置在所述下絕緣層與所述柵極堆疊件之間；以及溝道圖案，所述溝道圖案包括設置在所述源層與所述柵極堆疊件之間的連接部。

本公開的一種實施方式可以提供一種制造半導體器件的方法，該方法包括以下步驟：在包括第一區域和第二區域的下絕緣層上方形成源層和犧牲層；通過對所述源層和所述犧牲層進行蝕刻來形成第一開口和第二開口，所述第一開口使所述下絕緣層的所述第一區域暴露，所述第二開口使所述下絕緣層的所述第二區域暴露；用絕緣材料填充所述第一開口和所述第二開口；形成包括孔并且設置在所述犧牲層上方的堆疊件；通過經由所述孔去除所述犧牲層來使所述源層與所述堆疊件之間的水平空間敞開；以及在所述孔和所述水平空間中形成溝道層。

根據以下參照附圖的詳細描述，本發明的這些特征和優點以及其它特征和優點對于本發明所屬領域的技術人員而言將變得顯而易見。

附圖說明

圖1是例示根據本公開的一種實施方式的半導體器件的框圖。

圖2是例示根據本公開的一種實施方式的半導體器件的平面圖。

圖3A和圖3B是例示根據本公開的一種實施方式的半導體器件的截面圖。

圖4是例示根據本公開的一種實施方式的半導體器件的截面圖。

圖5是圖3A、圖3B或圖4所示的區域C的放大圖。

圖6、圖7A、圖7B、圖7C、圖8、圖9A、圖9B、圖9C、圖10、圖11A、圖11B、圖11C、圖11D和圖11E是例示根據本公開的一種實施方式的制造半導體器件的方法的截面圖。

圖12是例示源極分離絕緣層的變形例的立體圖。

圖13是例示根據本公開的一種實施方式的存儲系統的配置的框圖。

圖14是例示根據本公開的一種實施方式的計算系統的配置的框圖。

具體實施方式

現在將參照附圖在下文中更全面地描述示例實施方式；然而，我們注意到，本發明可按照不同的形式來實施，并且不應被解釋為限于在此闡述的實施方式。相反，提供這些實施方式以使得本公開將是透徹和完整的，并且將本發明的示例性實施方式的范圍充分傳達給本發明的技術領域的普通技術人員。

在附圖中，為了說明清楚起見，可能夸大了尺寸。將理解的是，當元件被稱為“在”兩個元件“之間”時，該元件可以是所述兩個元件之間的唯一元件，或者也可能存在一個或更多個中間元件。