[發明專利]半導體元件熔絲結構及其制造方法

在審

• 申請號: 201810364822.6
• 申請日: 2018-04-23
• 公開（公告）號: CN108573952A
• 公開（公告）日: 2018-09-25
• 發明（設計）人: 郭振強
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L23/525
• 分類號: H01L23/525;H01L21/768
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 焦天雷

本發明公開了一種半導體元件熔絲結構，包括：硅襯底上依次設置有第一介質層、第一金屬層、第二介質層、第二金屬層和鈍化層，熔絲孔穿過鈍化層達到第二介質層，熔絲孔下方具有半導體元件設計容忍厚度的第二介質層，襯墊結構穿過鈍化層連接第二金屬層；還包括：第三介質層，第三介質層設置在第二介質層中,第三介質層下方具有半導體元件設計容忍厚度的第二介質層。本發明還公開了一種半導體元件熔絲結構制造方法。本發明的半導體元件熔絲結構能改善熔絲結構中金屬層上介質層的均勻性，能提供熔絲結構中金屬上介質層更好的均勻性，能滿足熔絲結構對金屬上介質層的均勻性要求。

技術領域

本發明涉及半導體領域，特別是涉及一種半導體元件熔絲結構。本發明還涉及一種本導體元件熔絲結構的制造方法。

背景技術

隨著芯片尺寸的持續增加，半導體元件變得更容易受到硅晶體缺陷或雜質的影響，從而使得單一晶體管的失效導致整個芯片的失效。為解決這個問題，本領域采用在半導體元件中設計具有熔絲結構的冗余電路的方案。如果在生產工藝完成之后發現某部分電路存在缺陷，可以利用熔絲結構使該部分電路失效，并使冗余電路替換掉有缺陷的電路結構；

很多芯片中使用到了金屬線做成的激光熔絲結構，并使用激光進行熔斷。對于激光熔絲的結構，通常需要在半導體元件頂層中形成一個開口，且在實施時激光需要準確對準熔絲，不能摧毀其他臨近器件造成電路失效。

傳統熔絲結構在保證電路功能的前提下，半導體元件金屬層上的介質層所能允許的最小厚度稱之為半導體元件設計容忍厚度，金屬層上的介質層的厚度小于半導體元件設計容忍厚度的范圍會造成電路修補的失敗。但是傳統方法形成的熔絲結構，熔絲結構上介質層的厚度晶圓間及晶圓內的均勻性是由熔絲結構連接的介質層沉積時的均勻性、連接的介質層研磨時的均勻性及熔絲結構刻蝕的均勻性決定的，在各種因素的影響下，尤其是在對金屬層上介質層有高均勻性要求的時候，金屬層上介質層的均勻性往往無法滿足需求，容易造成半導體元件失效。

發明內容

本發明要解決的技術問題是提供一種能改善熔絲結構中金屬層上介質層均勻性的半導體元件熔絲結構。

本發明要解決的另一技術問題是提供一種能改善熔絲結構中金屬層上介質層均勻性的半導體元件熔絲結構制造方法。

為解決上述技術問題，本發明提供的半導體元件熔絲結構，包括：硅襯底上依次設置有第一介質層、第一金屬層、第二介質層、第二金屬層和鈍化層，熔絲孔穿過鈍化層達到第二介質層，熔絲孔下方具有半導體元件設計容忍厚度的第二介質層，襯墊結構穿過鈍化層連接第二金屬層，還包括：第三介質層，第三介質層設置在第二介質層中,第三介質層下方具有半導體元件設計容忍厚度的第二介質層。

半導體元件設計容忍厚度：保證電路功能的前提下，半導體元件金屬層上的介質層所能允許的最小厚度。

進一步改進上述半導體元件熔絲結構，第二介質層通過兩次淀積形成。

進一步改進上述半導體元件熔絲結構，第三介質層厚度為例如或

進一步改進上述半導體元件熔絲結構，第三介質層是氮化硅或氮氧化硅。

本發明提供一種半導體元件熔絲結構制造方法，包括以下步驟：

1)硅襯底上淀積第一介質層；

2)第一介質層上淀積第一金屬層；

3)第二金屬層上第一次淀積第二介質層；

4)在第一次淀積的第二介質層上淀積第三介質層；

5)在第三介質層上第二次淀積第二介質層；

6)在第二次淀積的第二介質層上淀積第二金屬層；

7)在第二金屬層和第二次淀積的第二介質層上淀積鈍化層；