[發明專利]FPGA運算電路和斯皮爾曼秩次相關系數的求解方法

有效

• 申請號: 201810361323.1
• 申請日: 2018-04-20
• 公開（公告）號: CN108563421B
• 公開（公告）日: 2021-09-03
• 發明（設計）人: 陳昌潤;徐維超;章云
• 申請（專利權）人: 廣東工業大學
• 主分類號: G06F7/575
• 分類號: G06F7/575
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 張春水;唐京橋

本發明實施例公開了一種FPGA運算電路和斯皮爾曼秩次相關系數的求解方法，該電路包括：比較器陣列，減法器陣列，陣列乘法累加器，乘法器，開方器，除法器，排序電路，行、列存儲塊，流水線，控制單元，寄存器。本發明實施例提供的技術方案，通過改進由廣義相關系數導出斯皮爾曼秩次相關系數的部分定義式，從而能夠簡化基于廣義相對系數設計的FPGA運算硬件電路，加快運算速度，達到實時、快速對SR求解目的。

技術領域

本發明實施例涉及數據處理技術領域，尤其涉及FPGA運算電路和斯皮爾曼秩次相關系數的求解方法。

背景技術

相關分析發端于1900年代統計學開創時期，目前仍是統計信號處理領域的研究熱點。所謂相關，是表征兩個隨機變量或兩路信號之間的統計關系強弱的指標。如果一個隨機變量隨著另外一個隨機變量的增大(減小)而增大(減小)，則該兩個隨機變量滿足正相關關系；反之，如果一個隨機變量隨著另外一個隨機變量的增大(減小)而減小(增大)，則該兩個隨機變量滿足負相關關系。在生物醫學上，多通道信號(腦電波、心電圖等)的相關性分析至關重要，但在實際應用中，采集的數據難免受到噪聲的干擾，特別是脈沖干擾。而相關文獻已經證明，當兩個變量或通道的樣本數據受到脈沖噪聲的干擾時，心理學家Spearman提出的斯皮爾曼秩次相關系數(Spearman's rho，SR)有很好的穩健性，能夠很好的解決脈沖噪聲干擾的問題，這使得SR在含有脈沖噪聲干擾的多通道信號的相關性分析中應用越來越廣泛，因此，對SR的快速求解有很大的實際意義。

現有技術中，一方面多采用CPU對SR進行計算求解，但由于CPU主要采用串行的計算方式，因此受限于串行運算的局限性，導致CPU對SR的計算求解比較耗時；另一方面也有利用FPGA設計數學運算電路對SR進行計算求解的，但其需要對兩路信號X_i、Y_i分別求秩次P_i和Q_i，需要兩個排序電路，不僅也存在耗時較長的問題，且電路結構還比較復雜。

發明內容

本發明提供一種FPGA運算電路和斯皮爾曼秩次相關系數的求解方法，以提高數學運算速度，實現對SR的快速求解。

為達此目的，本發明采用以下技術方案：

第一方面，本發明實施例提供了一種FPGA運算電路，包括：

比較器陣列，用于根據信號X_i計算a_ij；

減法器陣列，用于根據信號Y_i計算b_ij；

陣列乘法累加器，用于計算

乘法器，用于計算T2×T3；

開方器，用于計算

除法器，用于計算

排序電路，用于升序排列信號Y_i，返回Y_i的秩次Q₁…Q_n；

行、列存儲塊，用于串行寄存信號X_i或者并行寄存秩次Q₁…Q_n，其支持塊尋址；

流水線，用于暫存中間運算結果；

控制單元，用于時序控制陣列乘法累加器；

寄存器，用于寄存最終運算結果；

信號在送入該電路后執行的運算步驟為：

1)信號X_i送入行、列存儲塊中，得到X₁…X_i…X_n和X₁…X_j…X_n，完成一級緩存；