[發明專利]基于CMOS反相器和憶阻器構成的全加電路

有效

• 申請號: 201810357314.5
• 申請日: 2018-04-20
• 公開（公告）號: CN108449080B
• 公開（公告）日: 2020-06-05
• 發明（設計）人: 胡小方;楊輝;段書凱;王麗丹
• 申請（專利權）人: 西南大學
• 主分類號: H03K19/017
• 分類號: H03K19/017
• 代理公司: 重慶敏創專利代理事務所(普通合伙) 50253
• 代理人: 陳千

本發明公開了一種基于CMOS反相器和憶阻器構成的全加電路，包括四個CMOS反相器，其中：第一反相器和四個憶阻器構成一個異或門電路，第四反相器和另外四個憶阻器構成一個同或門電路，第二反相器和第三反相器分別接收初始進位信號V_Cin，第二反相器的上端與第一反相器的輸入端連接，第二反相器的下端與第四反相器的輸入端連接，由第二反相器輸出進位信號V_Cout，異或門電路的輸出端連接在第三反相器的上端，同或門電路的輸出端連接在第三反相器的下端，由第三反相器輸出和電壓V_Sum。其效果是：該電路使邏輯電路融合了計算存儲功能，大幅減少了邏輯操作步驟，精簡了電路所需元件，使電路成本進一步降低，提高電路的集成度。

技術領域

本發明涉及憶阻器構成的邏輯電路，具體地講，是一種基于CMOS反相器和憶阻器構成的全加電路。

背景技術

1971年，有學者根據電路完備性理論提出了除電容，電感，電阻之外的第四種基本電路元件，稱其為憶阻器，并描述了其物理特性。然而，憶阻器物理實物一直沒有被研制出來，所以并沒有引起研究學者太多的關注。2008年,HP實驗室研究人員宣布研制出了世界上第一個憶阻器實物器件，立即引起了研究人員以及工業界的廣泛關注。因其具有記憶特性，可以將計算結果存儲于自身等優點，大批學者開始研究這種有記憶特性的基礎電路元件在現代電路系統設計中的潛能，特別是在信息存儲及邏輯運算等領域。

現有技術中，有人將憶阻器與二極管相結合，提出了1T2M，2T2M存儲結構替代原有的由6個二極管構成的隨機存儲單元。也有人用憶阻器構成隨機阻變存儲器，用于信息的存儲。還有研究人員用憶阻器構成基礎邏輯門電路，并基于此構建4M1M存儲單元，用于信息存儲。此外，也有大批學者將憶阻器用于邏輯運算，有人將電阻與憶阻器結合，提出了憶阻驅動門(MAD Gates)邏輯電路，實現了半加器以及全加器。

然而，現有的大多數的憶阻邏輯電路都有其自身的缺陷。例如，憶阻驅動門(MADGates)，其邏輯電路含有開關，電阻等尺寸較大的元器件，不利于大規模的集成，且由于其電路本身結構，導致邏輯響應會有兩步的時延，大大的增加電路響應時間。而MAGIC Gates在邏輯內存運算以及應用設計中也有相應的局限性。上述研究大多都是利用憶阻器進行單一的存儲或是進行單一的邏輯運算，忽略了憶阻器的記憶特性。

發明內容

為了解決上述問題，本發明提供了一種基于CMOS反相器和憶阻器構成的全加電路，將憶阻器的非易失性和邏輯二值性結合，實現了邏輯電路計算存儲相融合，大幅減少了邏輯電路的操作步驟，時延，解決了現有邏輯電路操作步驟繁多，時延長等問題。

為了實現上述目的，本發明所采用的技術方案如下：

一種基于CMOS反相器和憶阻器構成的全加電路，其關鍵在于，包括四個CMOS反相器，其中：第一反相器和四個憶阻器構成一個異或門電路，第四反相器和另外四個憶阻器構成一個同或門電路，第二反相器和第三反相器分別接收初始進位信號V_Cin，所述第二反相器的上端與第一反相器的輸入端連接，第二反相器的下端與第四反相器的輸入端連接，由第二反相器輸出進位信號V_Cout，所述異或門電路的輸出端連接在第三反相器的上端，所述同或門電路的輸出端連接在第三反相器的下端，由第三反相器輸出和電壓V_Sum。

可選地，在所述和電壓V_Sum的輸出端連接有一個憶阻器R_Sum，在所述進位信號V_Cout輸出端連接有一個憶阻器R_Cout。

可選地，所述異或門電路中由兩個憶阻器構成一個與門電路，另外兩個憶阻器構成一個或門電路，所述與門電路的輸出端接所述第一反相器的上端，所述或門電路的輸出端接所述第一反相器的輸入端，所述第一反相器的下端接低電平V_L，第一反相器的輸出端作為所述異或門電路的輸出端。