[發明專利]基于CMOS反相器和憶阻器構成的全加電路

有效

• 申請號: 201810357314.5
• 申請日: 2018-04-20
• 公開（公告）號: CN108449080B
• 公開（公告）日: 2020-06-05
• 發明（設計）人: 胡小方;楊輝;段書凱;王麗丹
• 申請（專利權）人: 西南大學
• 主分類號: H03K19/017
• 分類號: H03K19/017
• 代理公司: 重慶敏創專利代理事務所(普通合伙) 50253
• 代理人: 陳千

1.一種基于CMOS反相器和憶阻器構成的全加電路，其特征在于，包括四個CMOS反相器，其中：第一反相器和四個憶阻器構成一個異或門電路，第四反相器和另外四個憶阻器構成一個同或門電路，第二反相器和第三反相器分別接收初始進位信號V_Cin，所述第二反相器的上端與第一反相器的輸入端連接，第二反相器的下端與第四反相器的輸入端連接，由第二反相器輸出進位信號V_Cout，所述異或門電路的輸出端連接在第三反相器的上端，所述同或門電路的輸出端連接在第三反相器的下端，由第三反相器輸出和電壓V_Sum；

所述異或門電路中由兩個憶阻器構成一個與門電路，另外兩個憶阻器構成一個或門電路，所述與門電路的輸出端接所述第一反相器的上端，所述或門電路的輸出端接所述第一反相器的輸入端，所述第一反相器的下端接低電平V_L，第一反相器的輸出端作為所述異或門電路的輸出端；

所述同或門電路中由兩個憶阻器構成一個與門電路，另外兩個憶阻器構成一個或門電路，所述與門電路的輸出端接所述第四反相器的輸入端，所述或門電路的輸出端接所述第四反相器的下端，所述第四反相器的上端接高電平V_H，第四反相器的輸出端作為所述同或門電路的輸出端；

所述與門電路中兩個憶阻器的負極相連作為輸出端，一個憶阻器的正極接第一輸入電壓信號V_A，另一個憶阻器的正極接第二輸入電壓信號V_B；

所述或門電路中兩個憶阻器的正極相連作為輸出端，一個憶阻器的負極接第一輸入電壓信號V_A，另一個憶阻器的負極接第二輸入電壓信號V_B。

2.根據權利要求1所述的基于CMOS反相器和憶阻器構成的全加電路，其特征在于，在所述和電壓V_Sum的輸出端連接有一個憶阻器R_Sum，在所述進位信號V_Cout輸出端連接有一個憶阻器R_Cout。

3.根據權利要求2所述的基于CMOS反相器和憶阻器構成的全加電路，其特征在于，所述憶阻器R_Cout的負極接第二反相器的輸出端，憶阻器R_Cout的正極接地，所述憶阻器R_Sum的負極接第三反相器的輸出端，憶阻器R_Sum的正極接地。

4.根據權利要求1所述的基于CMOS反相器和憶阻器構成的全加電路，其特征在于，所述CMOS反相器包括一個P溝道MOS管和一個N溝道MOS管，所述P溝道MOS管和所述N溝道MOS管的柵極相連作為所述CMOS反相器的輸入端，所述P溝道MOS管和所述N溝道MOS管的漏極相連作為所述CMOS反相器的輸出端，所述P溝道MOS管的源極作為所述CMOS反相器的上端，所述N溝道MOS管的源極作為所述CMOS反相器的下端。