[發明專利]一種現場可編程門陣列及通信方法

在審

• 申請號: 201810356280.8
• 申請日: 2014-04-03
• 公開（公告）號: CN108717400A
• 公開（公告）日: 2018-10-30
• 發明（設計）人: 楊偉國;涂君;王佐
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/42
• 代理公司: 暫無信息
• 代理人: 暫無信息

本申請提供一種現場可編程門陣列FPGA及數據通信方法，該FPGA中內嵌至少一個用于通信互聯的專用集成電路ASIC化的硬核；ASIC化的硬核包括：高速交換互聯單元和至少一個站點；各個站點與高速交換互聯單元連接；站點，用于FPGA內各個功能模塊與ASIC化的硬核的數據傳遞；高速交換互聯單元，用于實現各個站點之間的數據傳遞。本申請提供的FPGA中內嵌ASIC化的硬核，可以方便各個功能模塊就近與其進行數據交換，從而降低時間延遲。源功能模塊將數據發給站點，站點將數據發給高速交換互聯單元，高速交換互聯單元將數據通過與目的功能模塊連接的站點將數據發給目的功能模塊。完成源功能模塊與目的功能模塊之間的數據傳遞。

技術領域

本申請涉及集成電路技術領域，特別涉及一種現場可編程門陣列及通信方法。

背景技術

現場可編程門陣列(FPGA，Field Programmable Gate Array)是在可編程邏輯陣列(PLA，Programmable Logic Array)、門陣列邏輯GAL(Gate Array Logic)、復雜可編程邏輯器件(CPLD，Complex Programmable Logic Device)等可編程器件的基礎上進一步發展的產物。FPGA作為專用集成電路(ASIC，Application Specific Integrated Circuit)領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。FPGA是當今數字系統設計的主要硬件平臺，其主要特點就是完全由用戶通過軟件進行配置和編程，從而完成某種特定的功能，且可以反復擦寫。因此，FPGA應用地越來越廣泛。

FPGA芯片結構目前主要是基于查找表(LUT，Look-Up-Table)技術，并且整合了常用功能(例如RAM、時鐘管理和DSP)的硬核(ASIC型)模塊。

由于基于LUT的FPGA具有很高的集成度，其器件密度從數萬門到數千萬門不等，可以完成極其復雜的時序與邏輯組合電路功能。其主要的組成部分為：可編程輸入輸出單元、基本可編程邏輯單元、完整的時鐘管理、嵌入式塊RAM、豐富的布線資源、內嵌的底層功能單元和內嵌專用硬件模塊。

參見圖1，該圖為現有技術中的FPGA的應用示意圖。

由于FPGA的規模已經達到兆(K*K)級別的邏輯元件(LE，Logic Element)，FPGA能完成的功能也極其豐富和復雜。因此，FPGA開發會劃分成很多個功能模塊(Module)，每一個功能模塊完成一部分相對比較獨立的功能，實現整個芯片的一部分電路；而功能模塊之間需要通過接口來實現相互傳遞數據和信息。

例如圖1的一個應用實例中，可能用到十個功能模塊(功能模塊0-功能模塊10)，很多功能模塊之間存在通信，以功能模塊0為例，功能模塊0與功能模塊1、功能模塊3和功能模塊5之間均存在通信。

功能模塊之間進行通信時需要通過定義的接口進行通信，由于數據流量較大，數據位寬有的會比較大，如果某些功能模塊與較多功能模塊進行通信，則需要定義多個通信接口，這樣通過不同的通信接口與不同的功能模塊相通信。

各個功能模塊采用LUT和觸發器完成電路功能，各個電路通過FPGA的布線實現互聯。

參見圖2，該圖為現有技術中FPGA的內部結構示意圖。

其中，橫線和豎線表示布線資源，可以通過編程完成各個可配置邏輯模塊(CLB，Configurable Logic Block)的輸入和輸出的互聯。圖2中的FPGA與外界連接是靠輸入輸出模塊(IOB，Input Out Block)。

一些分布比較靠近的CLB一起實現一個功能模塊的電路，另外一些靠近的CLB一起實現另外一個功能模塊的電路。而功能模塊之間的通信接口和互聯，可以通過一些CLB和布線來完成。

參見圖3，該圖為現有技術中功能模塊在FPGA上的映射示意圖。