[發明專利]使用調度電路的減少區域中值濾波器

在審

• 申請號: 201810353956.8
• 申請日: 2018-04-19
• 公開（公告）號: CN108736861A
• 公開（公告）日: 2018-11-02
• 發明（設計）人: P·薩萊斯;P·辛格爾
• 申請（專利權）人: 英飛凌科技股份有限公司
• 主分類號: H03H17/02
• 分類號: H03H17/02
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 鄭立柱

本公開提供了使用排序電路對輸入數據值進行排序的技術。排序電路包括耦合到一組寄存器的單級比較器。使用多路復用器和定序器將比較器輸出路由回到比較器輸入，使得該比較器可以在多個排序階段重用，以便將輸入序列的數據值排次序成部分排序序列或排次序成完全排序序列，該完全排序序列是單調遞增或遞減的排序序列。通過重用比較器，相對于常規技術，這種排序所需的硬件顯著減少。還描述了用于中值濾波的技術，該技術使用經排序的序列作為由本文所描述的排序電路的輸出。

技術領域

本申請涉及中值濾波器，并且特別地涉及用于對輸入數據采樣進行排序(sorting)的技術，其中一組比較器在多個階段上被重用以執行排序。

背景技術

在信號處理中，中值濾波提供可用于減噪的非線性信號平滑操作。在數據處理中，中值濾波被用于平滑和相關數據分析任務。中值濾波的特性在于它能夠平滑數據序列，從而減少或消除噪聲，同時保留數據序列中的不連續性。數據序列中的不連續性或其他急劇改變的保留與線性濾波器(諸如線性低通濾波器)相比呈現優勢，該線性濾波器趨向平滑這種改變。因此，中值濾波在諸如傳感器讀數的應用中是有用的。例如，應用于來自電流傳感器的讀數的中值濾波器可以去除或減少當前讀數中的噪聲，但仍能夠快速且有效地檢測與電流瞬變或類似事件相關聯的過電流狀況。

中值濾波需要將輸入數據采樣排序成有次序或部分有次序的序列。中值濾波器的硬件實現方式通常使用基于多級比較器的排序網絡，其中每一級包括多個比較器。在這種排序網絡的異步實現方式中，比較器中的每一級直接地耦合到比較器的下一級并且饋送到比較器的下一級。在這種排序網絡的流水線(同步)實現方式中，比較器級由寄存器分離，這些寄存器鎖存來自每一級的比較器輸出，以便饋送后續級的比較器輸入。無論排序網絡是使用異步還是流水線(同步)電路，這樣的排序網絡都需要多級，其中每級包括多個比較器。

考慮排序網絡，該排序網絡可以是或不是中值濾波器的一部分，對輸入數據序列的w個采樣進行操作，其中，w表示窗口大小并且是2的倍數，使得W＝2^p。如R.Mueller等人的解釋(R.Mueller?et?al.,“Sorting?networks?on?FPGAs,”The?VLDB?Journal,February2012,Volume?21,Issue?1,pp?1-23)，奇偶合并網絡可用于實現這樣的排序網絡并且使用S級和C比較器，其中：

C(2^p)＝(p²–p+4)2^(p-2)–1??(1)

如給出W＝2^p，對偶數個輸入采樣操作的中值濾波器可能不需要將輸入數據完全排序成單調遞增(或遞減)序列，因為中值濾波器可能僅需要在經排序的序列中間的兩個輸入數據值的標識。換而言之，可能不需要這兩個值的比較次序。通過利用這一優點，中值濾波器可以使用具有比方程(2)中給出的更少級的排序網絡，并且比方程(1)中給出的p更少的比較器。

該比較器組成排序網絡或包括這種排序網絡的中值濾波器的硬件實現方式中所需的裸片區域的重要部，并且通常是大部。表1提供了使用方程(1)和(2)計算的奇偶合并網絡所需的級和比較器的數目，該奇偶合并網絡對具有窗口大小為w的輸入序列執行完整排序。還示出了能夠省略完整排序最后級的中值濾波器所需的級的數目和比較器的數目。

表1：對于排序網絡需要級的數目和比較器的數目除了比較器對于任何奇偶合并網絡消耗大量裸片區域之外，方程(1)和表1還示出了比較器的數目隨著輸入窗口大小的增加呈指數增長。