[發明專利]極性碼的速率匹配方法及設備

有效

• 申請號: 201810349042.4
• 申請日: 2017-03-24
• 公開（公告）號: CN108683477B
• 公開（公告）日: 2019-10-22
• 發明（設計）人: 徐晨;張公正;李榕;張華滋;黃凌晨
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H04L1/00
• 分類號: H04L1/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

本申請實施例提供一種極性碼的速率匹配方法及設備，該方法包括：根據母碼長度N和速率匹配方式進行極化編碼，得到極化編碼后的編碼比特，所述速率匹配方式為第一速率匹配方式或第二速率匹配方式，所述N為正整數；根據所述速率匹配方式對應的比特存儲順序，將所述極化編碼后的編碼比特存儲至循環緩存中，其中，所述第一速率匹配方式與所述第二速率匹配方式對應的比特存儲順序相同；根據所述速率匹配方式對應的比特讀取順序，從所述循環緩存中讀取速率匹配的輸出序列，所述第一速率匹配方式與所述第二速率匹配方式對應的比特讀取順序不同。本實施例可以降低硬件的復雜度，降低硬件所占的面積。

技術領域

本申請涉及編譯碼技術，尤其涉及一種極性碼的速率匹配方法及設備。

背景技術

通信系統通常采用信道編碼提高數據傳輸的可靠性，以保證通信的質量。土耳其教授Arikan提出的極化碼(Polar codes)是第一個理論上可以達到香農容量且具有低編譯碼復雜度的好碼。因此，Polar碼在5G中具有很大的發展和應用前景，并在3GPP(the3^rdGeneration Partner Project，第三代合作伙伴項目)RAN1(RAN的英文全稱：RadioAccess Network；RAN的中文全稱：無線接入網絡)87次會議上被接納用于控制信道編碼。

在編碼過程中，編碼端可以通過傳輸信道上的比特被重復(repetition)、打孔或者縮短(shorten)來實現速率匹配。然而，現有技術中的重復、打孔以及縮短的速率匹配方式需要各自的硬件實現，當三種速率匹配方法都被應用時，則需要三套不同的硬件來實現，導致硬件實現的復雜度高占用的面積大。

發明內容

本申請提供一種極性碼的速率匹配方法及設備，用以降低硬件的復雜度，降低硬件所占的面積。

本申請第一方面提供一種極性碼的速率匹配方法，包括：

根據母碼長度N和速率匹配方式進行極化編碼，得到極化編碼后的編碼比特，所述速率匹配方式為第一速率匹配方式或第二速率匹配方式，所述N為正整數；其中，第一速率匹配方式可以為打孔速率匹配方式或縮短速率匹配方式，第二速率匹配方式可以為重復速率匹配方式，編碼端在編碼過程中會選擇一種速率匹配方式進行編碼；

根據所述速率匹配方式對應的比特存儲順序，將所述極化編碼后的編碼比特存儲至循環緩存中，其中，所述第一速率匹配方式與所述第二速率匹配方式對應的比特存儲順序相同；即編碼端對于不同的速率匹配方式，采用相同的比特存儲順序，從而在比特收集后，不同的速率匹配方式對應的極化編碼后的比特在循環緩存中的存儲順序相同，從而使用一個交織器可以實現，或者在順序或逆序比特存儲時，不需要交織器，從而降低了硬件復雜度，降低硬件所占的面積；

根據所述速率匹配方式對應的比特讀取順序，從所述循環緩存中讀取速率匹配的輸出序列，所述第一速率匹配方式與所述第二速率匹配方式對應的比特讀取順序不同。

由于不同的速率匹配方式對應的比特存儲順序相同，為了保證速率匹配后不同的速率匹配方式能夠輸出正確的輸出序列，不同的速率匹配方式對應的比特讀取順序不同，即對應的比特選擇順序不同。

在一種可能的設計中，所述輸出序列的長度為目標碼長M，所述M為整數；

所述第一速率匹配方式對應的目標碼長M小于所述母碼長度N；

所述第二速率匹配方式對應的目標碼長M大于所述母碼長度N。

在一種可能的設計中，所述根據所述速率匹配方式對應的比特存儲順序，將所述極化編碼后的編碼比特存儲至循環緩存中，包括：

根據所述速率匹配方式對應的交織方式，對所述極化編碼后的編碼比特進行交織處理，得到交織處理后的編碼比特，所述比特存儲順序與所述交織處理后的編碼比特的排序相同；