[發明專利]極性碼的速率匹配方法及設備

有效

• 申請號: 201810349042.4
• 申請日: 2017-03-24
• 公開（公告）號: CN108683477B
• 公開（公告）日: 2019-10-22
• 發明（設計）人: 徐晨;張公正;李榕;張華滋;黃凌晨
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H04L1/00
• 分類號: H04L1/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種極性碼的速率匹配方法，其特征在于，包括：

根據母碼長度N和速率匹配方式進行極化編碼，得到極化編碼后的編碼比特，所述速率匹配方式為第一速率匹配方式以及第二速率匹配方式中的一個，所述N為正整數；

對所述極化編碼后的編碼比特進行交織，獲得交織后的編碼比特；

將所述交織后的編碼比特按照交織后的比特順序存儲至循環緩存中；

從所述循環緩存中按照所述速率匹配方式對應的比特讀取的起點位置開始順序讀取M個比特作為輸出序列；其中，所述M為目標碼長，所述第一速率匹配方式與所述第二速率匹配方式對應的比特讀取的起點位置不同；當所述第一速率匹配方式為打孔，則所述打孔對應的比特讀取的起點位置為所述循環緩存中交織后的編碼比特的第(N-M+1)位，所述M個比特為從所述循環緩存中交織后的編碼比特的第(N-M+1)位到第N位；當所述第二速率匹配方式為縮短，則所述縮短對應的比特讀取的起點位置為所述循環緩存中交織后的編碼比特的首位。

2.根據權利要求1所述的方法，其特征在于，

所述第一速率匹配方式對應的目標碼長M小于所述母碼長度N；

所述第二速率匹配方式對應的目標碼長M小于所述母碼長度N。

3.根據權利要求1所述的方法，其特征在于，所述方法還包括：

當所述第二速率匹配方式為所述縮短，確定極化信道上縮短對應的比特位置；

從余下的極化信道中根據可靠度確定信息比特的位置和凍結比特的位置。

4.根據權利要求3所述的方法，其特征在有，所述方法還包括：

將所述縮短對應的比特位置放置凍結比特，所述凍結比特被設置為0。

5.一種極性碼的速率匹配設備，其特征在于，包括：

編碼模塊，用于根據母碼長度N和速率匹配方式進行極化編碼，得到極化編碼后的編碼比特，所述速率匹配方式為第一速率匹配方式以及第二速率匹配方式中的一個，所述N為正整數；

存儲模塊，用于對所述極化編碼后的編碼比特進行交織，獲得交織后的編碼比特；將所述交織后的編碼比特按照交織后的比特順序存儲至循環緩存中；

讀取模塊，用于從所述循環緩存中按照所述速率匹配方式對應的比特讀取的起點位置開始順序讀取M個比特作為輸出序列；其中，所述M為目標碼長，所述第一速率匹配方式與所述第二速率匹配方式對應的比特讀取的起點位置不同；當所述第一速率匹配方式為打孔，則所述打孔對應的比特讀取的起點位置為所述循環緩存中交織后的編碼比特的第(N-M+1)位，所述M個比特為從所述循環緩存中交織后的編碼比特的第(N-M+1)位到第N位；當所述第二速率匹配方式為縮短，則所述縮短對應的比特讀取的起點位置為所述循環緩存中交織后的編碼比特的首位。

6.根據權利要求5所述的設備，其特征在于，

所述第一速率匹配方式對應的目標碼長M小于所述母碼長度N；

所述第二速率匹配方式對應的目標碼長M小于所述母碼長度N。

7.根據權利要求5所述的設備，其特征在于，所述設備還包括：

當所述第二速率匹配方式為所述縮短，確定極化信道上縮短對應的比特位置的模塊；

從余下的極化信道中根據可靠度確定信息比特的位置和凍結比特的位置的模塊。

8.根據權利要求7所述的設備，其特征在于，所述確定的縮短對應的比特位置被放置凍結比特，所述凍結比特被設置為0。

9.一種極性碼的速率匹配設備，其特征在于，包括：

存儲器，用于存儲程序；

處理器，用于執行所述存儲器存儲的所述程序，當所述程序被執行時，所述處理器用于執行如權利要求1至4中任一所述的方法。

10.一種計算機可讀存儲介質，包括指令，當其在計算機上運行時，使得計算機執行如權利要求1至4中任一所述的方法。