[發(fā)明專利]用于制程限制良率測試的方法及結(jié)構(gòu)有效
| 申請?zhí)枺?/td> | 201810347455.9 | 申請日: | 2018-04-18 |
| 公開(公告)號: | CN109273374B | 公開(公告)日: | 2022-05-13 |
| 發(fā)明(設(shè)計)人: | 威·德史奇;瑞卡都·P·米卡羅;T·默貝特 | 申請(專利權(quán))人: | 格芯(美國)集成電路科技有限公司 |
| 主分類號: | H01L21/60 | 分類號: | H01L21/60;H01L21/66 |
| 代理公司: | 北京戈程知識產(chǎn)權(quán)代理有限公司 11314 | 代理人: | 程偉;王錦陽 |
| 地址: | 美國加利*** | 國省代碼: | 暫無信息 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 用于 程限 制良率 測試 方法 結(jié)構(gòu) | ||
1.一種形成半導(dǎo)體結(jié)構(gòu)的方法,包括:
在半導(dǎo)體晶圓上的裝置層中形成半導(dǎo)體裝置和測試裝置;
在該半導(dǎo)體晶圓上形成第一線路結(jié)構(gòu),該第一線路結(jié)構(gòu)包括:
第一陣列的連接區(qū),位于該裝置層上方、呈行列設(shè)置并與第一批的該測試裝置電性連接,各連接區(qū)包括具有與相應(yīng)第一測試裝置的第一對端子電性連接的第一節(jié)點及第二節(jié)點的第一部分以及鄰近該第一部分且具有與相應(yīng)第二測試裝置的第二對端子電性連接的第三節(jié)點及第四節(jié)點的第二部分;以及
第一組的金屬墊,位于該裝置層上方且包括:位于該第一陣列的第一側(cè)的第一墊,位于該第一陣列的第二側(cè)的第二墊,位于與該第一側(cè)相對的該第一陣列的第三側(cè)的第三墊,以及位于與該第二側(cè)相對的該第一陣列的第四側(cè)的第四墊,該第一陣列中的各列連接區(qū)具有與該列中的所有第一節(jié)點電性連接的第一墊以及與該列中的所有第三節(jié)點電性連接的第三墊,且該第一陣列中的各行連接區(qū)具有與該行中的所有第二節(jié)點電性連接的第二墊以及與該行中的所有第四節(jié)點電性連接的第四墊;以及
使用該第一線路結(jié)構(gòu)測試該第一批中的該測試裝置。
2.如權(quán)利要求1所述的方法,該第一批中的該測試裝置包括兩端子測試裝置。
3.如權(quán)利要求1所述的方法,其中,該第一陣列中的所有該連接區(qū)以及該第一組中的所有該金屬墊形成于該半導(dǎo)體晶圓的特定金屬層級中且該第一線路結(jié)構(gòu)經(jīng)進(jìn)一步形成以包括:
第一導(dǎo)線,將該第一墊與該第一節(jié)點電性連接;
第二導(dǎo)線,將該第二墊與該第二節(jié)點電性連接;
第三導(dǎo)線,將該第三墊與該第三節(jié)點電性連接;以及
第四導(dǎo)線,將該第四墊與該第四節(jié)點電性連接,
該第一導(dǎo)線及該第三導(dǎo)線位于該特定金屬層級中并平行于該列,從而各列橫向位于第一導(dǎo)線與第三導(dǎo)線之間,
該第二導(dǎo)線分別包括第二導(dǎo)線上段及第二導(dǎo)線下段,以及
該第四導(dǎo)線分別包括第四導(dǎo)線上段及第四導(dǎo)線下段。
4.如權(quán)利要求3所述的方法,
其中,該第二導(dǎo)線上段及該第四導(dǎo)線上段位于該特定金屬層級中并平行于該行,從而各行中的各連接區(qū)橫向位于第二導(dǎo)線上段與第四導(dǎo)線上段之間,
其中,該第二導(dǎo)線下段及該第四導(dǎo)線下段位于該特定金屬層級下方的該半導(dǎo)體晶圓的下方層級中,以及
其中,過孔將該第二導(dǎo)線上段與該第二導(dǎo)線下段電性連接并且還將該第四導(dǎo)線上段與該第四導(dǎo)線下段電性連接,以分別形成該第二導(dǎo)線及該第四導(dǎo)線。
5.如權(quán)利要求4所述的方法,位于該特定金屬層級下方的該半導(dǎo)體晶圓的該下方層級是任意的下方金屬層級、多晶硅層級或位于該多晶硅層級下方的某種其它下方層級。
6.如權(quán)利要求3所述的方法,還包括,在所述形成該第一線路結(jié)構(gòu)及所述使用該第一線路結(jié)構(gòu)以后,形成位于該特定金屬層級上方的第一上方金屬層級以及位于該第一上方金屬層級上方的第二上方金屬層級,且在所述形成該第一上方金屬層級及該第二上方金屬層級期間,形成虛墊及第二線路結(jié)構(gòu),
該虛墊形成于該第一上方金屬層級中,
該第二線路結(jié)構(gòu)經(jīng)形成以包括位于該第二上方金屬層級中的第二陣列的連接區(qū)及第二組的金屬墊,
該第二陣列及該第二組在上方對齊并分別具有與該第一陣列及該第一組基本相同的足印,
該第二陣列的該連接區(qū)與第二批的測試裝置電性連接,以及
該虛墊在該第二組中的該金屬墊與該第一組中的該金屬墊之間垂直對齊。
7.如權(quán)利要求6所述的方法,還包括使用該第二線路結(jié)構(gòu)測試該第二批中的所有測試裝置,其中,在所述使用該第二線路結(jié)構(gòu)期間,該虛墊防止探針向下穿透至該第一組中的任意該金屬墊,以避免會影響測試結(jié)果的短路。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于格芯(美國)集成電路科技有限公司,未經(jīng)格芯(美國)集成電路科技有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810347455.9/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





