[發明專利]寫入輔助電路

有效

• 申請號: 201810345782.0
• 申請日: 2018-04-18
• 公開（公告）號: CN108735260B
• 公開（公告）日: 2020-12-25
• 發明（設計）人: 林洋緒;鄭基廷;張琮永;吳尚锜
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413;G11C8/16
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明的實施例公開了寫入輔助電路，包括：存儲器適配鎖存器以及存儲器適配第三和第四NMOS晶體管。鎖存器包括：存儲器適配第一PMOS晶體管和存儲器適配第一NMOS晶體管，串聯連接在電源電壓與第一節點之間，第一節點選擇性地連接至地電壓；以及存儲器適配第二PMOS晶體管和存儲器適配第二NMOS晶體管，串聯連接在電源電壓與第二節點之間，第二節點選擇性地連接至地電壓。第三NMOS晶體管，串聯連接在第一節點與地電壓之間；以及第四NMOS晶體管，串聯連接在第二節點與地電壓之間。第三和第四晶體管中的每一個的柵極均連接至鎖存使能信號線，由此用于控制存儲器適配鎖存器。

技術領域

本發明的實施例總體涉及電子電路領域，更具體地，涉及寫入輔助電路。

背景技術

在典型的存儲器系統中，存儲單元被布置為陣列。每個存儲單元(也稱為單元)存儲表示一位的數據。每個單元都位于行與列的交點處。因此，通過選擇在特定單元處相交的行和列來訪問該特定單元。位于列中的每個單元均連接至位線。輸入/輸出(I/O)電路使用位線從列中的所選的一個位單元讀取數據或將數據寫入其中。

通常，列中存在許多單元。由于I/O電路和單元之間的物理距離不同，對于位于列中的每個單元，位線呈現出不同電阻和/或電容負載。

發明內容

根據本發明的一個方面，提供了一種寫入輔助電路，包括：第一PMOS晶體管和第一NMOS晶體管，串聯連接在電源電壓與第一節點之間，所述第一PMOS晶體管的柵極和所述第一NMOS晶體管的柵極連接至第二節點；第一可切換導電路徑，位于所述第一節點與地電壓之間；第二PMOS晶體管和第二NMOS晶體管，串聯連接在所述電源電壓與第三節點之間，所述第二PMOS晶體管的柵極和所述第二NMOS晶體管的柵極連接至第四節點；第二可切換導電路徑，位于所述第三節點與所述地電壓之間；第三NMOS晶體管，串聯連接在所述第四節點與數據線之間；第一分流器，連接所述第四節點和所述數據線；第四NMOS晶體管，串聯連接在所述第二節點與反相數據線之間；以及第二分流器，連接所述第二節點和所述反相數據線。

根據本發明的另一個方面，提供了一種寫入輔助電路包括：第一PMOS晶體管和第一NMOS晶體管，串聯連接在電源電壓與第一節點之間，所述第一PMOS晶體管的柵極和所述第一NMOS晶體管的柵極連接至第二節點，所述第二節點連接至反相數據線；第一可切換導電路徑，位于所述第一節點與地電壓之間；第二PMOS晶體管和第二NMOS晶體管，串聯連接在所述電源電壓與第三節點之間，所述第二PMOS晶體管的柵極和所述第二NMOS晶體管的柵極連接至第四節點，所述第四節點連接至數據線；第二可切換導電路徑，位于所述第三節點與所述地電壓之間；第三NMOS晶體管，具有高電阻配置并且所述第三NMOS晶體管的第一漏極/源極連接至所述第四節點；第一分流器，連接所述第四節點和所述數據線；第四NMOS晶體管，具有高電阻配置并且所述第四NMOS晶體管的第一漏極/源極連接至所述第二節點；以及第二分流器，連接所述第二節點和所述反相數據線。

根據本發明的又一個方面，提供了一種寫入輔助電路包括：存儲器適配鎖存器，包括：存儲器適配第一PMOS晶體管和存儲器適配第一NMOS晶體管，串聯連接在電源電壓與第一節點之間，所述第一節點選擇性地連接至地電壓；和存儲器適配第二PMOS晶體管和存儲器適配第二NMOS晶體管，串聯連接在所述電源電壓與第二節點之間，所述第二節點選擇性地連接至所述地電壓；存儲器適配第三NMOS晶體管，串聯連接在所述第一節點與所述地電壓之間；以及存儲器適配第四NMOS晶體管，串聯連接在所述第二節點與所述地電壓之間；其中，所述第三晶體管和所述第四晶體管中的每一個的柵極均連接至鎖存使能信號線，從而用于控制所述存儲器適配鎖存器。

附圖說明

在附圖的圖中，通過實例而非限制性的方式示出了一個或多個實施例，其中，具有相同參考標號名稱的元件始終表示相同的元件。除非另有說明，否則附圖不按比例繪制。

圖1是根據本發明的至少一個實施例的半導體器件的框圖。