[發(fā)明專利]寫入輔助電路

有效

• 申請?zhí)枺?/td>: 201810345782.0
• 申請日: 2018-04-18
• 公開（公告）號: CN108735260B
• 公開（公告）日: 2020-12-25
• 發(fā)明（設計）人: 林洋緒;鄭基廷;張琮永;吳尚锜
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413;G11C8/16
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種寫入輔助電路，包括：

第一PMOS晶體管和第一NMOS晶體管，串聯連接在電源電壓與第一節(jié)點之間，所述第一PMOS晶體管的柵極和所述第一NMOS晶體管的柵極連接至第二節(jié)點；

第一可切換導電路徑，位于所述第一節(jié)點與地電壓之間；

第二PMOS晶體管和第二NMOS晶體管，串聯連接在所述電源電壓與第三節(jié)點之間，所述第二PMOS晶體管的柵極和所述第二NMOS晶體管的柵極連接至第四節(jié)點；

第二可切換導電路徑，位于所述第三節(jié)點與所述地電壓之間；

第三NMOS晶體管，串聯連接在所述第四節(jié)點與數據線之間；

第一分流器，連接所述第四節(jié)點和所述數據線；

第四NMOS晶體管，串聯連接在所述第二節(jié)點與反相數據線之間；以及

第二分流器，連接所述第二節(jié)點和所述反相數據線。

2.根據權利要求1所述的寫入輔助電路，其中，所述第一可切換導電路徑包括：

第五NMOS晶體管，串聯連接在所述第一節(jié)點與所述地電壓之間；以及

其中，所述第五NMOS晶體管的柵極被配置為接收控制信號。

3.根據權利要求2所述的寫入輔助電路，其中，所述第二可切換導電路徑包括：

第六NMOS晶體管，串聯連接在所述第三節(jié)點與所述地電壓之間；以及

其中，所述第六NMOS晶體管的柵極被配置為接收所述控制信號。

4.根據權利要求1所述的寫入輔助電路，其中：

所述第一分流器沒有晶體管；以及

所述第二分流器沒有晶體管。

5.根據權利要求4所述的寫入輔助電路，其中：

所述第三NMOS晶體管的柵極連接至所述第一分流器；以及

所述第四NMOS晶體管的柵極連接至所述第二分流器。

6.根據權利要求1所述的寫入輔助電路，還包括：

第五NMOS晶體管，串聯連接在所述第一節(jié)點與所述地電壓之間；

第六NMOS晶體管，串聯連接在所述第三節(jié)點與所述地電壓之間；以及

其中，所述第五NMOS晶體管和所述第六NMOS晶體管中的每一個的柵極均連接至所述地電壓。

7.根據權利要求1所述的寫入輔助電路，其中：

所述數據線是位線；以及

所述反相數據線是反相位線。

8.一種寫入輔助電路，包括：

第一PMOS晶體管和第一NMOS晶體管，串聯連接在電源電壓與第一節(jié)點之間，所述第一PMOS晶體管的柵極和所述第一NMOS晶體管的柵極連接至第二節(jié)點，所述第二節(jié)點連接至反相數據線；

第一可切換導電路徑，位于所述第一節(jié)點與地電壓之間；

第二PMOS晶體管和第二NMOS晶體管，串聯連接在所述電源電壓與第三節(jié)點之間，所述第二PMOS晶體管的柵極和所述第二NMOS晶體管的柵極連接至第四節(jié)點，所述第四節(jié)點連接至數據線；

第二可切換導電路徑，位于所述第三節(jié)點與所述地電壓之間；

第三NMOS晶體管，具有高電阻配置并且所述第三NMOS晶體管的第一漏極/源極連接至所述第四節(jié)點；

第一分流器，連接所述第四節(jié)點和所述數據線；

第四NMOS晶體管，具有高電阻配置并且所述第四NMOS晶體管的第一漏極/源極連接至所述第二節(jié)點；以及

第二分流器，連接所述第二節(jié)點和所述反相數據線。

9.根據權利要求8所述的寫入輔助電路，其中，所述第一可切換導電路徑包括：

第五NMOS晶體管，串聯連接在所述第一節(jié)點與第五節(jié)點之間；

第六NMOS晶體管，串聯連接在所述第五節(jié)點與所述地電壓之間；以及

其中，所述第五NMOS晶體管的柵極被配置為接收控制信號。

10.根據權利要求9所述的寫入輔助電路，其中，所述第一可切換導電路徑包括：

所述第六NMOS晶體管的柵極連接至所述電源電壓。