[發(fā)明專利]圖案化方法

有效

• 申請?zhí)枺?/td>: 201810342023.9
• 申請日: 2018-04-17
• 公開（公告）號: CN110391136B
• 公開（公告）日: 2022-03-15
• 發(fā)明（設計）人: 張峰溢;李甫哲;蔣欣妤
• 申請（專利權(quán)）人: 聯(lián)華電子股份有限公司;福建省晉華集成電路有限公司
• 主分類號: H01L21/033
• 分類號: H01L21/033
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發(fā)明公開一種圖案化方法，其包括下列步驟，在第一掩模層上形成第二掩模層。對第一掩模層以及第二掩模層進行圖案化制作工藝。第一掩模層被圖案化成為第一掩模圖案，且第二掩模層被圖案化成為第二掩模圖案。第二掩模圖案形成于第一掩模圖案上。對第二掩模圖案進行等離子體處理。第二掩模圖案的一部分被等離子體處理轉(zhuǎn)換成被處理層。移除被處理層，用以使第二掩模圖案的寬度小于第一掩模圖案的寬度。

技術領域

本發(fā)明涉及一種圖案化方法，尤其是涉及一種包括等離子體處理的圖案化方法。

背景技術

集成電路(integrated circuit，IC)是通過形成于基底或不同膜層中的圖案化特征(feature)構(gòu)成的元件裝置以及內(nèi)連線結(jié)構(gòu)所建構(gòu)。在IC的制作過程中，光刻(photolithography)制作工藝為一不可或缺的技術，其主要是將所設計的圖案，例如電路布局圖案形成于一個或多個光掩模上，然后再通過曝光(exposure)與顯影(development)步驟將光掩模上的圖案轉(zhuǎn)移至一膜層上的光致抗蝕劑層內(nèi)，以將此復雜的布局圖案精確地轉(zhuǎn)移至半導體芯片上。

隨著半導體產(chǎn)業(yè)的微型化發(fā)展以及半導體制作技術的進步，現(xiàn)有作為廣用技術的曝光技術已逐漸接近其極限。因此，目前業(yè)界也開發(fā)出雙重圖案化(double patterning)技術來制作更微型化的半導體元件結(jié)構(gòu)。一般來說，雙重圖案化技術包括有LELE(Lithe-Etch-Lithe-Etch，曝光-刻蝕-曝光-刻蝕)雙重圖案化方法、LFLE(Litho-Freeze-Litho-Etch，曝光-凝固-曝光-刻蝕)雙重圖案化方法及自對準雙重圖案化(Self-Aligned DoublePatterning，簡稱SADP)等施作方法。傳統(tǒng)的自對準雙重圖案化方法是經(jīng)由在預先形成的光刻圖形的兩側(cè)上形成間隙子(spacer)，然后去除之前形成的光刻圖形，并將間隙子圖形轉(zhuǎn)印到下層材料，從而得到特征尺寸更小的圖形。然而，傳統(tǒng)的自對準雙重圖案化仍存在許多制作工藝問題，例如蝕刻凹陷負載不均與間隙子變形影響等，均易使得轉(zhuǎn)印出的圖形失真，而影響到制作工藝良率以及所形成的裝置的操作表現(xiàn)。

發(fā)明內(nèi)容

本發(fā)明提供了一種圖案化方法，對第一掩模層與第二掩模層同時進行圖案化分別形成第一掩模圖案與第二掩模圖案，并對第二掩模圖案進行等離子體處理，使第二掩模圖案的寬度小于第一掩模圖案的寬度。寬度較小的第二掩模圖案可以自對準的方式形成于第一掩模圖案上，且第二掩模圖案可用以形成特征尺寸(critical dimension，CD)比第一掩模圖案更小的圖形，進而達到多重圖案化的效果。

本發(fā)明的一實施例提供一種圖案化方法，包括下列步驟。首先，在一第一掩模層上形成一第二掩模層。對第一掩模層以及第二掩模層進行一圖案化制作工藝，第一掩模層被圖案化成為一第一掩模圖案，且第二掩模層被圖案化成為一第二掩模圖案形成于第一掩模圖案上。對第二掩模圖案進行一等離子體處理，且第二掩模圖案的一部分被等離子體處理轉(zhuǎn)換成一被處理層。移除被處理層，用以使第二掩模圖案的寬度小于第一掩模圖案的寬度。于移除被處理層之后，形成一覆蓋層覆蓋第一掩模圖案以及第二掩模圖案。移除覆蓋層的一部分，用以暴露出第二掩模圖案的上表面。移除第二掩模圖案，用以于覆蓋層中形成多個開孔，且各開孔暴露出第一掩模圖案的一部分。在移除第二掩模圖案之后，以覆蓋層為掩模對第一掩模圖案進行圖案化，且第一掩模圖案被圖案化而成為一第三掩模圖案。

附圖說明

圖1至圖10為本發(fā)明第一實施例的圖案化方法的示意圖，其中

圖2為圖1之后的狀況示意圖；

圖3為圖2之后的狀況示意圖；

圖4為圖3之后的狀況示意圖；

圖5為圖4之后的狀況示意圖；

圖6為圖5之后的狀況示意圖；

圖7為圖6之后的狀況示意圖；

圖8為圖7之后的狀況示意圖；