[發明專利]半導體裝置封裝和其制造方法

有效

• 申請號: 201810341673.1
• 申請日: 2018-04-17
• 公開（公告）號: CN109427729B
• 公開（公告）日: 2021-07-09
• 發明（設計）人: 李志成;蘇洹漳
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L21/48
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 蕭輔寬

1.一種用于封裝半導體裝置的襯底，其包括：

第一介電層，其具有第一表面和與所述第一表面相對的第二表面，所述第一介電層包括鄰接所述第一表面的第一部分、鄰接所述第二表面的第二部分和所述第一部分與所述第二部分之間的加固結構，所述第一介電層的所述第一表面為所述襯底的上表面；

第一圖案化導電層，其鄰接所述第一介電層的所述第一表面；和

第二圖案化導電層，其鄰接所述第一介電層的所述第二表面，

其中所述第一圖案化導電層的表面面積密度大于所述第二圖案化導電層的表面面積密度，

所述第一介電層的所述第一部分的厚度大于所述第一介電層的所述第二部分的厚度，且

所述第一圖案化導電層的厚度大體上與所述第二圖案化導電層的厚度相同。

2.根據權利要求1所述的襯底，其中所述加固結構與所述第一圖案化導電層和所述第二圖案化導電層中的最接近的一個之間的距離為非零值。

3.根據權利要求1所述的襯底，其進一步包括：

第二介電層，其鄰接所述第二圖案化導電層，所述第二介電層具有第一表面和與所述第二介電層的所述第一表面相對的第二表面，所述第二介電層包括鄰接所述第二介電層的所述第一表面的第一部分、鄰接所述第二介電層的所述第二表面的第二部分和所述第二介電層的所述第一部分與所述第二介電層的所述第二部分之間的加固結構；和

第三圖案化導電層，其鄰接所述第二介電層的所述第二表面，

其中所述第二介電層的所述第一部分的厚度不同于所述第二介電層的所述第二部分的厚度。

4.根據權利要求3所述的襯底，其中所述第一圖案化導電層比所述第二圖案化導電層更接近所述第一介電層的所述加固結構、或所述第二圖案化導電層比所述第一圖案化導電層更接近所述第一介電層的所述加固結構，且所述第二圖案化導電層比所述第三圖案化導電層更接近所述第二介電層的所述加固結構、或所述第三圖案化導電層比所述第二圖案化導電層更接近所述第二介電層的所述加固結構。

5.根據權利要求1所述的襯底，其中所述加固結構包括玻璃纖維。

6.根據權利要求1所述的襯底，其中所述第一圖案化導電層內嵌于所述第一介電層中。

7.根據權利要求1所述的襯底，其進一步包括設置在所述第一介電層的所述第一表面上的第一保護層，且所述第一保護層至少部分地覆蓋內嵌于所述介電層中的所述第一圖案化導電層。

8.根據權利要求1所述的襯底，其進一步包括設置在所述第一介電層的所述第二表面上的第二保護層，并且所述第二保護層至少部分地覆蓋所述第二圖案化導電層。

9.根據權利要求1或7所述的襯底，其中所述第一圖案化導電層是用以設置芯片且與所述芯片電連接。

10.一種用于封裝半導體裝置的襯底，其包括：

介電層，其具有第一表面和與所述第一表面相對的第二表面，所述介電層包括加固結構，且進一步包括第一部分及第二部分，所述介電層的所述第一表面為所述襯底的上表面；

第一圖案化導電層，其鄰接所述介電層的所述第一表面；和

第二圖案化導電層，其鄰接所述介電層的所述第二表面，

其中所述介電層的所述加固結構的中心線偏離所述介電層的中心線，

所述第一圖案化導電層的表面面積密度大于所述第二圖案化導電層的表面面積密度，

所述介電層的所述第一部分的厚度大于所述介電層的所述第二部分的厚度，且所述第一圖案化導電層的厚度大體上與所述第二圖案化導電層的厚度相同。

11.根據權利要求10所述的襯底，其中所述加固結構的所述中心線通過非零距離而與所述介電層的所述中心線分離開。

12.根據權利要求10所述的襯底，其中所述第一圖案化導電層內嵌于所述介電層中且從所述的襯底的上表面暴露。