[發明專利]一種功率器件封裝結構

有效

• 申請號: 201810338518.4
• 申請日: 2018-04-16
• 公開（公告）號: CN108520870B
• 公開（公告）日: 2020-05-15
• 發明（設計）人: 崔磊;張璧君;吳鵬飛;金銳;潘艷;溫家良;吳軍民;田麗欣
• 申請（專利權）人: 全球能源互聯網研究院有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48
• 代理公司: 北京三聚陽光知識產權代理有限公司 11250
• 代理人: 馬永芬

本發明公開了一種功率器件封裝結構，該封裝結構包括上電極板、功率半導體器件芯片、下電極板，所述功率半導體器件芯片位于所述上電極板和下電極板之間，其特征在于，所述封裝結構還包括第一彈性電極片和/或第二彈性電極片，所述第一彈性電極片位于所述上電極板與所述功率半導體器件芯片之間，所述第二彈性電極片位于所述下電極板與所述功率半導體器件芯片之間。該封裝結構有效緩解了零部件加工公差帶來的應力集中問題，在保證導電良好的前提下能夠減小封裝結構中芯片的受力，有效提高功率器件封裝的可靠性；同時由于該彈性電極片是由彈性導電擦了或其他具有良好彈性和導電性的材料制成，還能提高對芯片的導熱作用。

技術領域

本發明涉及半導體領域封裝結構，尤其涉及功率器件封裝結構。

背景技術

近年來，剛性壓接封裝成為了大功率半導體器件的主要封裝方式，剛性壓接封裝主要由上下兩個金屬鉬片直接接觸芯片的正面與背面，靠施加外力減小金屬鉬片與芯片電極之間的接觸電阻。該剛性壓接封裝實現了在器件表面區和封裝表面區之間具有良好聯系的緊湊設計，封裝后的器件能夠實現雙面冷卻，并且器件之間沒有引線連接，能夠避免引線連接引起的熱疲勞而導致脫焊失效的問題，從而避免了器件失效時發生短路的問題，該封裝還便于串聯冗余設計、安裝簡潔，具有寄生參數小等優點。

由于半導體芯片本身在機械力作用下極易損壞，同時，半導體工藝過程中的薄膜材料在應力作用下發生形變會導致電學特性發生變化，例如一個電容在應力作用下發生尺寸變化就會導致電容值發生變化，因此，半導體芯片封裝時應盡量避免過大應力施加在芯片上。盡管剛性壓接封裝具有上述優點，但是剛性壓接封裝過程中對芯片、電極片等材料加工精度要求極高，而且剛性材料不可避免的引入加工公差，封裝過程中應變的差異將會導致應力分布不均勻現象，從而導致電流不均，使得個別芯片因電流或電壓過于集中而損壞。

發明內容

本發明所要解決的技術問題是針對上述現有技術中功率半導體器件封裝過程中剛性材料加工公差帶來的力、電分布不均的現象，提供一種功率器件封裝結構，以提高封裝可靠性。

為解決上述技術問題，本發明提供了一種功率器件封裝結構，包括上電極板、功率半導體器件芯片、下電極板，所述功率半導體器件芯片位于所述上電極板和下電極板之間，其特征在于，所述封裝結構還包括第一彈性電極片和/或第二彈性電極片，所述第一彈性電極片位于所述上電極板與所述功率半導體器件芯片之間，所述第二彈性電極片位于所述下電極板與所述功率半導體器件芯片之間。

可選地，所述第一彈性電極片或所述第二彈性電極片包括導電彈性體。

可選地，所述第一彈性電極片或所述第二彈性電極片的表面積與接觸的所述功率半導體器件芯片的表面積相同。

可選地，所述封裝結構包括位于所述功率半導體器件芯片周圍的支撐結構。

可選地，在未施加封裝壓力的狀態下，所述支撐結構與所述上電極板之間具有縫隙。

可選地，所述縫隙的深度為小于或等于所述第一彈性電極片的最大可壓縮深度。

可選地，所述第一彈性電極片的厚度或所述第二彈性電極片的厚度為0.5mm～3mm。

可選地，所述第一彈性電極片的厚度或所述第二彈性電極片的厚度為1mm。

可選地，所述第一彈性電極片的厚度大于等于第二彈性電極片的厚度

可選地，所述支撐結構為剛性支撐結構。