[發明專利]一種基于復合互連襯底的芯片封裝結構及其方法

有效

• 申請號: 201810336841.8
• 申請日: 2018-04-16
• 公開（公告）號: CN108649041B
• 公開（公告）日: 2021-01-26
• 發明（設計）人: 陳琳;王天宇;何振宇;孫清清;張衛
• 申請（專利權）人: 復旦大學
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;陸尤

本發明屬于半導體技術領域，具體為一種基于復合互連襯底的芯片封裝結構及其方法。本發明的芯片封裝結構，包括：具有上下兩個凹槽的基板；芯片貼合在底部凹槽中；頂部凹槽中注入有塑模材料；第一引線柱若干根，分設于基板底部凹槽內側；第二引線柱若干根，分設于芯片四周，第一引線柱與第二引線柱一一對應，且兩者貼合；以及封裝用光學玻璃。本發明通過帶有凹槽的基板將芯片黏合至底部凹槽中，所得結構相比傳統的四方無引腳扁平封裝可減少25%的體積；利用銅柱作為接合墊取代傳統的引線框架，使基板制造與成型在一步工藝完成，從而滿足高密度封裝要求；本發明制作成本較低，比晶圓級封裝和3D封裝更具實際應用價值。

技術領域

本發明屬于半導體技術領域，具體涉及一種基于復合互連襯底的芯片封裝結構及其方法。

背景技術

隨著CMOS圖像傳感器高密度、集成電路封裝小型化及多功能化的發展趨勢，傳統封裝技術如板上芯片封裝（COB），包括四方無引腳扁平封裝（QFN）和特殊引腳芯片封裝（PLCC），都難以滿足CMOS圖像傳感器封裝尺寸大的要求，因此減小CMOS圖像傳感器封裝尺寸尤為重要。具有高互連密度、小尺寸優勢的晶圓級封裝（WLP）和3D封裝因成本過高也難以在CMOS圖像傳感器封裝中廣泛應用。急需探索一種新型的CMOS圖像傳感器封裝方法。

發明內容

為了解決上述問題，本發明的目的在于提供一種基于復合互連襯底的芯片封裝結構及方法。

本發明提供的基于復合互連襯底的芯片封裝結構，包括：

基板，其具有上下兩個凹槽，頂部凹槽的長度小于底部凹槽的長度；芯片貼合在底部凹槽中；頂部凹槽中注入有塑模材料；

第一引線柱，若干根，分設于基板底部凹槽內側；

第二引線柱，若干根，分設于芯片四周、與所述第一引線柱相應的位置，第一引線柱與所述第二引線柱一一對應，且兩者貼合；

以及光學玻璃，封裝在所述基板上。

本發明結構中，優選為，所述底部凹槽的長度為5mm~7mm，寬度為1mm~5mm，高度為0.1mm~0.2mm，所述頂部凹槽的長度為2mm~4mm，寬度為2mm~4mm，高度為0.5~1.5mm。

本發明結構中，優選為，所述第一引線柱、所述第二引線柱為10根以上。例如為10-20根。

本發明結構中，優選為，所述第一引線柱、所述第二引線柱的長度為0.5mm~0.7mm，寬度為0.1mm~0.5mm，高度為0.1mm ~0.2mm。

本發明結構中，優選為，所述第一引線柱、所述第二引線柱材料為銅、金或銀。

本發明提供的基于復合互連襯底的芯片封裝方法，具體步驟為：

制備帶有凹槽的基板；凹槽有兩個，分設在基板的頂部和底部，頂部凹槽的長度小于底部凹槽的長度；

在基板底部凹槽內側設置第一引線柱；

準備芯片，將芯片貼合在基板底部凹槽中，在芯片四周設置第二引線柱，第二引線柱與第一引線柱的位置一一對應，且兩者貼合；

在基板四周裝載基材形成閉合模具，并留有注入通道；

通過注入通道將塑模材料注入到模腔，然后去除模具；

封裝光學玻璃，得到復合互連襯底的芯片封裝結構。

本發明封裝方法中，優選為，芯片通過粘合劑貼合在基板底部凹槽中。

本發明封裝方法中，優選為，將所述芯片貼合在所述底部凹槽中的具體步驟為：

將所述基底上下翻轉，將銀漿作為粘合劑滴入到所述底部凹槽中，在充滿氮氣的循環烘箱進行烘烤，使銀漿固化。