[發明專利]電路結構優化裝置和機器學習裝置

在審

• 申請號: 201810331928.6
• 申請日: 2018-04-13
• 公開（公告）號: CN108732964A
• 公開（公告）日: 2018-11-02
• 發明（設計）人: 和泉均;栗原健一郎
• 申請（專利權）人: 發那科株式會社
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 曾賢偉;范勝杰

1.一種電路結構優化裝置，其進行FPGA器件的電路結構與配置的優化，其特征在于，所述電路結構優化裝置具有：

狀態數據取得部，其取得所述FPGA器件的當前位置和當前時刻中的至少某一個作為狀態數據；以及

電路結構決定部，其根據所述狀態數據取得部取得的所述狀態數據，決定所述FPGA器件上的電路結構，輸出用于在所述FPGA器件上再構成決定出的所述電路結構的指令值。

2.根據權利要求1所述的電路結構優化裝置，其特征在于，

所述電路結構優化裝置還具有：電路結構表，其與當前位置和當前時刻中的至少某一個關聯起來，存儲與當前位置或當前時刻相適合的所述FPGA器件上的電路結構，

所述電路結構決定部參照所述電路結構表，根據所述狀態數據取得部取得的所述狀態數據，決定所述FPGA器件上的電路結構。

3.根據權利要求1所述的電路結構優化裝置，其特征在于，

所述電路結構優化裝置具有：機器學習裝置，其作為所述電路結構決定部來發揮功能，學習FPGA器件的電路結構，

所述狀態數據取得部還取得所述FPGA器件的電路結構涉及的信息、表示所述FPGA器件的錯誤產生狀態的信息作為狀態數據，

所述機器學習裝置具有：

狀態觀測部，其從所述狀態數據取得部觀測表示所述FPGA器件的電路結構的FPGA器件的電路結構數據、表示所述FPGA器件的錯誤產生狀態的FPGA錯誤產生狀態數據、以及表示當前位置和當前時刻中的至少某一個的當前位置/時刻數據作為表示環境的當前狀態的狀態變量；

判定數據取得部，其取得表示所述FPGA器件動作狀態的是否適合判定結果的判定數據；以及

學習部，其使用所述狀態變量和所述判定數據，將所述FPGA器件的電路結構與所述FPGA錯誤產生狀態數據以及當前位置/時刻數據關聯起來進行學習。

4.根據權利要求3所述的電路結構優化裝置，其特征在于，

所述狀態數據取得部還取得所述FPGA器件的發熱量、消耗電力和動作速度中的至少某一個作為狀態數據，

所述狀態觀測部還從所述狀態數據取得部觀測包含所述FPGA器件的發熱量、消耗電力以及動作速度中的至少某一個在內的FPGA器件動作狀態數據作為所述狀態變量，

所述學習部將所述FPGA器件的電路結構與所述FPGA錯誤產生狀態數據、所述當前位置/時刻數據、以及所述FPGA器件動作狀態數據關聯起來進行學習。

5.根據權利要求3或4所述的電路結構優化裝置，其特征在于，

所述學習部具有：

回報計算部，其求出與所述是否適合判定結果相關聯的回報；以及

價值函數更新部，其使用所述回報來更新函數，該函數表示所述FPGA器件的電路結構相對于所述FPGA器件的錯誤產生狀態以及當前位置和當前時刻中的至少某一個的價值。

6.根據權利要求3～5中任一項所述的電路結構優化裝置，其特征在于，

所述學習部采用多層構造來運算所述狀態變量和所述判定數據。

7.根據權利要求3～6中任一項所述的電路結構優化裝置，其特征在于，

所述電路結構優化裝置還具有：決策部，其根據所述學習部的學習結果，輸出基于所述FPGA器件的電路結構的指令值。

8.根據權利要求3～7中任一項所述的電路結構優化裝置，其特征在于，

所述學習部使用針對多個機械分別獲得的所述狀態變量和所述判定數據，學習該多個機械各自的所述FPGA器件的電路結構。

9.根據權利要求3～8中任一項所述的電路結構優化裝置，其特征在于，

所述機器學習裝置存在于云服務器上。

10.一種機器學習裝置，其學習FPGA器件的電路結構，其特征在于，所述機器學習裝置具有：

狀態觀測部，其觀測表示所述FPGA器件的電路結構的FPGA器件的電路結構數據、表示所述FPGA器件的錯誤產生狀態的FPGA錯誤產生狀態數據、以及表示當前位置和當前時刻中的至少某一個的當前位置/時刻數據作為表示環境的當前狀態的狀態變量；

判定數據取得部，其取得表示所述FPGA器件動作狀態的是否適合判定結果的判定數據；以及

學習部，其使用所述狀態變量和所述判定數據，將所述FPGA器件的電路結構與所述FPGA錯誤產生狀態數據以及當前位置/時刻數據關聯起來進行學習。