[發明專利]用于半導體封裝結構的萬用轉接電路層

在審

• 申請號: 201810326389.7
• 申請日: 2018-04-12
• 公開（公告）號: CN108336056A
• 公開（公告）日: 2018-07-27
• 發明（設計）人: 陳南良
• 申請（專利權）人: 蘇州震坤科技有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495;H01L23/498;H01L23/522
• 代理公司: 北京華夏博通專利事務所(普通合伙) 11264
• 代理人: 劉俊

本發明公開了一種用于半導體封裝結構的萬用轉接電路層，其是安置在芯片上，而芯片是安置在基板上，且所述萬用轉接電路層包括延伸訊號區、至少一中繼接點區、接地區、電源區以及電氣絕緣層，其中延伸訊號區、中繼接點區、接地區及電源區是由導電材料構成而具有導電性，并位于電氣絕緣層的上表面。此外，延伸訊號區包含多個訊號線以及多個接墊，而中繼接點區包含多個中繼接點。尤其是，每個訊號線之間是平行排列，并連接至少一接墊，而接墊、中繼接點、接地區、電源區及該接腳可選擇式藉由引線而電氣連接至該基板之連接阜。

技術領域

本發明涉及一種用于半導體封裝結構的萬用轉接電路層，尤其是利用接墊、中繼接點、接地區、電源區及接腳而依據芯片的電氣功能藉相對應的引線而電氣連接。

技術背景

在一般現有技術的封裝制程中，需要利用焊線或打線(wire bonding)以實現半導體的集成電路(IC)及導線架之間的電氣連接，而打線通常是使用金線、鋁線或銅線，將集成電路的接腳連接至導線架的引腳，最后進行灌膠固化而完成封裝。

集成電路的接腳必需隨著內部電路的設計而配置，藉以達到最佳性能，而當不同接腳與相對應引腳之間的打線發生交錯時，很容易發生短路，或者，如果接腳與引腳之間的打線距離太長，則在后續壓模處理時，焊線很容易受到過大的模流沖壓而偏移，影響電性，甚至短路而失效。

因此，很需要一種創新的用于半導體封裝結構的萬用轉接電路層，不僅可簡化打線的設計，縮短打線距離，還能避免發生交錯，藉以解決上述現有技術的問題。

發明內容

針對現有技術的不足，本發明的目的是提供一種用于半導體封裝結構的萬用轉接電路層。

為實現以上發明目的，本發明采用了如下所述的技術方案：

本發明公開一種用于半導體封裝結構的萬用轉接電路層，其包括：一延伸訊號區，包含多個訊號線以及多個接墊，該等訊號線是平行排列，而每個該等訊號線系連接至少一接墊，且不同的該訊號線所連接的相對應接墊是配置成相互間隔開而不接觸；至少一中繼接點區，每個該中繼接點區包含多個中繼接點；一接地區；一電源區；以及一電氣絕緣層，具電氣絕緣性，且該延伸訊號區、該至少一中繼接點區、該接地區及該電源區是由一導電材料構成而具有導電性，并位于該電氣絕緣層的一上表面；其中該萬用轉接電路層是安置在一芯片的一上表面，且該芯片進一步安置在一基板的一上表面，該基板具有一線路圖案及多個接腳，該萬用轉接電路層之該接墊、該中繼接點、該接地區、該電源區及該接腳，可選擇式藉由引線而電氣連接至該基板之連接阜。

優選的,該至少一中繼接點區是配置在該萬用轉接電路層的一左側邊緣區域、一頂部邊緣區域及一右側邊緣區域。

優選的,該接地區以及該電源區是配置成相鄰且不接觸。

優選的,該等訊號線所連接的該至少一接墊是配置成波浪狀排列。

優選的,該等訊號線所連接的該至少一接墊是配置成平行狀排列。

優選的,該接地區及該電源區為長條形。

在本發明的一實施例中,該芯片系為一閃存。

優選的,該基板或該閃存上設有一控制器，該控制器具有多個連接墊，該萬用轉接電路層之該接墊、該中繼接點、該接地區、該電源區及該接點，可選擇式藉由引線而電氣連接至該基板之該連接阜、該閃存或該控制器之連接墊。