[發明專利]壓縮器電路、華萊士樹電路、乘法器電路、芯片和設備

有效

• 申請號: 201810316616.8
• 申請日: 2018-04-10
• 公開（公告）號: CN110190843B
• 公開（公告）日: 2020-03-10
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 中科寒武紀科技股份有限公司
• 主分類號: H03K19/20
• 分類號: H03K19/20;G06F7/523;G06F7/501
• 代理公司: 北京華進京聯知識產權代理有限公司 11606
• 代理人: 王程

1.一種壓縮器電路，其特征在于，包括：第一全加器、第二全加器和第一選擇電路，所述第一全加器的輸出端與所述第一選擇電路的輸入端連接，所述第一選擇電路的輸出端與所述第二全加器的輸入端連接；

所述第一選擇電路用于根據第一選擇信號確定所述第一選擇電路輸出給所述第二全加器的輸入信號；所述第一選擇電路輸出給所述第二全加器的輸入信號和所述壓縮器電路的多位輸入信號的最高位信號用于控制所述第二全加器的開啟或關閉。

2.根據權利要求1所述的壓縮器電路，其特征在于，所述壓縮器電路還包括第二選擇電路；

所述第二選擇電路的第一輸入端與所述第一全加器的輸出端連接，所述第二選擇電路的第二輸入端與所述第二全加器的輸出端連接；

其中，所述第二選擇電路根據第二選擇信號的高低電平確定自身的輸出是所述第一全加器的輸出信號或所述第二全加器的輸出信號。

3.根據權利要求2所述的壓縮器電路，其特征在于，所述第一選擇電路包括第一選擇器和第二選擇器；

所述第一選擇器的輸出端與所述第二全加器的第三輸入端連接，所述第二全加器的第一輸入端與所述第二選擇器的輸出端連接，所述第二全加器的第二輸入端用于接收所述最高位信號，所述第二全加器的輸出端與所述第二選擇電路的第二輸入端連接，所述第一全加器的輸出端分別與所述第二選擇器的第一輸入端和所述第二選擇電路的第一輸入端連接。

4.根據權利要求2所述的壓縮器電路，其特征在于，所述第一選擇電路包括第一與門電路和第二與門電路；

所述第一與門電路的輸出端與所述第二全加器的第三輸入端連接，所述第二全加器的第一輸入端與所述第二與門電路的輸出端連接，所述第二全加器的第二輸入端用于接收所述最高位信號，所述第二全加器的輸出端與所述第二選擇電路的第二輸入端連接，所述第一全加器的輸出端分別與所述第二與門電路的第一輸入端和所述第二選擇電路的第一輸入端連接。

5.根據權利要求2-4任一項所述的壓縮器電路，其特征在于，所述第二選擇電路包括第三選擇器和第四選擇器；

所述第三選擇器的第一輸入端與所述第一全加器的第一輸出端連接，所述第三選擇器的第二輸入端與所述第二全加器的第一輸出端連接；

所述第四選擇器的第一輸入端與所述第一全加器的第二輸出端連接，所述第四選擇器的第二輸入端與所述第二全加器的第二輸出端連接。

6.根據權利要求2-4任一項所述的壓縮器電路，其特征在于，所述第一選擇信號和所述第二選擇信號均為以下信號中的任意一種：

根據所述多位輸入信號的最高位信號確定的信號、預設的可翻轉邏輯電平信號、根據歷史選擇信號預測獲得的信號、所述壓縮器電路所在的乘法器電路中的編碼器確定的信號。

7.一種華萊士樹電路，其特征在于，包括至少一個如權利要求1-6任一項所述的壓縮器電路。

8.一種壓縮樹電路，其特征在于，包括至少一個如權利要求7所述的華萊士樹電路。

9.一種乘法器電路，其特征在于，包括：部分積電路和如權利要求8所述的壓縮樹電路，所述部分積電路的輸出端與所述壓縮樹電路的輸入端連接。

10.根據權利要求9所述的乘法器電路，其特征在于，所述乘法器電路還包括編碼電路，所述編碼電路的輸出端與所述部分積電路的輸入端連接。

11.根據權利要求9或10所述的乘法器電路，其特征在于，所述乘法器電路還包括加法電路，所述壓縮樹電路的輸出端與所述加法電路的輸入端連接；

所述加法電路包括至少一個加法器。

12.一種芯片，其特征在于，包括至少一個如權利要求9-11任一項所述的乘法器電路。

13.一種電子設備，其特征在于，包括如權利要求12所述的芯片。