[發(fā)明專利]一種用于NAND FLASH的LDPC測(cè)試平臺(tái)

在審

• 申請(qǐng)?zhí)枺?/td>: 201810315076.1
• 申請(qǐng)日: 2018-04-10
• 公開（公告）號(hào): CN108564983A
• 公開（公告）日: 2018-09-21
• 發(fā)明（設(shè)計(jì)）人: 徐光明;后嘉偉;虞安華
• 申請(qǐng)（專利權(quán)）人: 南京揚(yáng)賀揚(yáng)微電子科技有限公司
• 主分類號(hào): G11C29/42
• 分類號(hào): G11C29/42;G11C29/56
• 代理公司: 南京蘇高專利商標(biāo)事務(wù)所(普通合伙) 32204
• 代理人: 顏盈靜

1.一種用于NAND FLASH的LDPC的測(cè)試平臺(tái)，其特征在于：包括

隨機(jī)數(shù)產(chǎn)生模塊，根據(jù)需要的信息長(zhǎng)度產(chǎn)生隨機(jī)數(shù)、

編碼模塊，根據(jù)輸入的信息長(zhǎng)度和矩陣產(chǎn)生校驗(yàn)信息、

NAND FLASH控制模塊，用于和NAND FLASH進(jìn)行數(shù)據(jù)交換，NAND FLASH控制器把信息位和校驗(yàn)位寫入FLASH、

譯碼模塊，把從FLASH讀出的hard information和soft information數(shù)據(jù)送入譯碼器進(jìn)行譯碼，輸入的是hard information和soft information，輸出的結(jié)果是hardinformation、和

誤碼檢測(cè)模塊，用于統(tǒng)計(jì)錯(cuò)誤信息，比較譯碼后的數(shù)據(jù)和隨機(jī)發(fā)生器的數(shù)據(jù)，統(tǒng)計(jì)誤碼率。

2.根據(jù)權(quán)利要求1所述的一種用于NAND FLASH的LDPC的測(cè)試平臺(tái)，其特征在于：所述隨機(jī)數(shù)產(chǎn)生模塊采用LFSR結(jié)構(gòu)，包括若干寄存器，所述寄存器的初始值為0或1。

3.根據(jù)權(quán)利要求1或2所述的一種用于NAND FLASH的LDPC的測(cè)試平臺(tái)，其特征在于：所述隨機(jī)數(shù)產(chǎn)生模塊得到周期為128的隨機(jī)數(shù)。

4.根據(jù)權(quán)利要求1所述的一種用于NAND FLASH的LDPC的測(cè)試平臺(tái)，其特征在于：所述編碼模塊采用SARR結(jié)構(gòu)包括位移寄存器和累加電路。

5.根據(jù)權(quán)利要求1所述的一種用于NAND FLASH的LDPC的測(cè)試平臺(tái)，其特征在于：所述NAND FLASH控制模塊包括把FLASH的hard information和soft information讀出來送入譯碼模塊進(jìn)行譯碼的讀控制部分、把編碼模塊送入的信息位和校驗(yàn)位寫入NAND FLASH的寫控制部分和實(shí)現(xiàn)對(duì)NAND FLASH的塊擦除的擦除控制部分。

6.根據(jù)權(quán)利要求1所述的一種用于NAND FLASH的LDPC的測(cè)試平臺(tái)，其特征在于：所述譯碼模塊采用NMS解碼包括輸入模塊、輸出模塊、存儲(chǔ)單元、變量節(jié)點(diǎn)計(jì)算單元和校驗(yàn)節(jié)點(diǎn)計(jì)算單元，變量節(jié)點(diǎn)計(jì)算單元負(fù)責(zé)變量節(jié)點(diǎn)的更新，校驗(yàn)節(jié)點(diǎn)計(jì)算單元負(fù)責(zé)校驗(yàn)節(jié)點(diǎn)的更新，每次迭代的中間結(jié)果保存在存貯單元中。

7.根據(jù)權(quán)利要求1所述的一種用于NAND FLASH的LDPC的測(cè)試平臺(tái)，其特征在于：誤碼檢測(cè)模塊包括比較器和UART模塊，該比較器負(fù)責(zé)比較隨機(jī)數(shù)發(fā)生器的數(shù)據(jù)和解碼后的數(shù)據(jù)，并統(tǒng)計(jì)出錯(cuò)誤個(gè)數(shù)，UART負(fù)責(zé)把錯(cuò)誤個(gè)數(shù)的信息發(fā)送到PC端。