[發明專利]一種用于NAND FLASH的LDPC測試平臺

在審

• 申請號: 201810315076.1
• 申請日: 2018-04-10
• 公開（公告）號: CN108564983A
• 公開（公告）日: 2018-09-21
• 發明（設計）人: 徐光明;后嘉偉;虞安華
• 申請（專利權）人: 南京揚賀揚微電子科技有限公司
• 主分類號: G11C29/42
• 分類號: G11C29/42;G11C29/56
• 代理公司: 南京蘇高專利商標事務所(普通合伙) 32204
• 代理人: 顏盈靜

本發明公開了一種用于NAND FLASH的LDPC測試平臺，該測試平臺先產生一定長度的隨機數，把隨機數和校驗信息寫入FLASH，再讀取FLASH送入譯碼器譯碼，最后統計錯誤信息。

技術領域

本發明屬于集成電路設計領域，具體說是一種用于NAND FLASH的LDPC的測試平臺。

背景技術

隨著NAND FLASH工藝的進步，越來越多的NAND FLASH需要LDPC來進行糾錯。然而用于NAND FLASH的LDPC沒有標準的校驗矩陣和其相對應的生成矩陣，而且校驗矩陣的的構造方法有很多種，如何驗證出每種矩陣的性能，就需要一個測試平臺。

發明內容

本發明的目的是解決用于NAND FLASH的LDPC的測試問題，提供一種用于NANDFLASH的LDPC的測試平臺。

為解決上述技術問題，本發明提供了一種用于NAND FLASH的LDPC的測試平臺，包括

隨機數產生模塊，根據需要的信息長度產生隨機數、

編碼模塊，根據輸入的信息長度和矩陣產生校驗信息、

NAND FLASH控制模塊，用于和NAND FLASH進行數據交換，NAND FLASH控制器把信息位和校驗位寫入FLASH、

譯碼模塊，把從FLASH讀出的hard information和soft information數據送入譯碼器進行譯碼，輸入的是hard information和soft information，輸出的結果是hardinformation、和

誤碼檢測模塊，用于統計錯誤信息，比較譯碼后的數據和隨機發生器的數據，統計誤碼率。

所述隨機數產生模塊采用LFSR結構，包括若干寄存器，所述寄存器的初始值為0或1。

所述隨機數產生模塊得到周期為128的隨機數。

所述編碼模塊采用SARR結構包括位移寄存器和累加電路。

所述NAND FLASH控制模塊包括把FLASH的hard information和soft information讀出來送入譯碼模塊進行譯碼的讀控制部分、把編碼模塊送入的信息位和校驗位寫入NAND FLASH的寫控制部分和實現對NAND FLASH的塊擦除的擦除控制部分。

所述譯碼模塊采用NMS解碼包括輸入模塊、輸出模塊、存儲單元、變量節點計算單元和校驗節點計算單元，變量節點計算單元負責變量節點的更新，校驗節點計算單元負責校驗節點的更新，每次迭代的中間結果保存在存貯單元中。

誤碼檢測模塊包括比較器和UART模塊，該比較器負責比較隨機數發生器的數據和解碼后的數據，并統計出錯誤個數，UART負責把錯誤個數的信息發送到PC端。

附圖說明

圖1為本發明的模塊圖；

圖2為LFSR結構圖；

圖3為SARR結構圖；

圖4為NAND FLASH控制器示意圖；

圖5為譯碼器結構圖；

圖6為誤碼檢測結構示意圖。

具體實施方式

下面結合附圖對本發明作更進一步的說明。

本發明提供了一種用于NAND FLASH的LDPC測試平臺，該測試平臺先產生一定長度的隨機數，把隨機數和校驗信息寫入FLASH，再讀取FLASH送入譯碼器譯碼，最后統計錯誤信息。

該發明的實施具體包括以下步驟：