[發明專利]半導體器件及其形成方法

有效

• 申請號: 201810303786.2
• 申請日: 2018-04-03
• 公開（公告）號: CN110349909B
• 公開（公告）日: 2021-07-13
• 發明（設計）人: 張城龍
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/528
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 薛異榮;吳敏

1.一種半導體器件的形成方法，其特征在于，包括：

提供待刻蝕層；

在所述待刻蝕層上形成第一掩膜材料層，第一掩膜材料層包括阻隔區；

在第一掩膜材料層中形成分立的第一掩膜溝槽和第二掩膜溝槽，第一掩膜溝槽和第二掩膜溝槽的延伸方向均平行于第一掩膜溝槽和第二掩膜溝槽之間的排列方向，第一掩膜溝槽和第二掩膜溝槽分別位于所述阻隔區的兩側，第一掩膜溝槽和第二掩膜溝槽暴露出阻隔區的沿第一掩膜溝槽延伸方向上的兩側側壁；

在所述阻隔區暴露出的側壁形成阻擋層；

以所述阻擋層為掩膜刻蝕第一掩膜材料層的部分阻隔區，在第一掩膜材料層的阻隔區中形成第一掩膜通孔；

形成所述第一掩膜通孔后，以所述阻擋層和第一掩膜材料層為掩膜刻蝕所述待刻蝕層，在第一掩膜溝槽底部的待刻蝕層中形成第一溝槽，在第二掩膜溝槽底部的待刻蝕層中形成第二溝槽，在所述第一掩膜通孔底部的待刻蝕層中形成通孔。

2.根據權利要求1所述的半導體器件的形成方法，其特征在于，所述阻擋層的材料為氮化硅或氮氧化硅。

3.根據權利要求1所述的半導體器件的形成方法，其特征在于，所述阻擋層的厚度為5埃～20埃。

4.根據權利要求1所述的半導體器件的形成方法，其特征在于，還包括：在形成所述第一掩膜溝槽和所述第二掩膜溝槽之前，在第一掩膜材料層的阻隔區上形成分割掩膜層；以所述分割掩膜層為掩膜刻蝕阻隔區兩側的部分第一掩膜材料層，在第一掩膜材料層中形成所述第一掩膜溝槽和所述第二掩膜溝槽；在形成所述第一掩膜通孔之前，去除所述分割掩膜層。

5.根據權利要求4所述的半導體器件的形成方法，其特征在于，還包括：在以所述分割掩膜層為掩膜刻蝕阻隔區兩側的部分第一掩膜材料層之前，在所述第一掩膜材料層和分割掩膜層上形成第一平坦層；在第一平坦層上形成第一底部抗反射層；在第一底部抗反射層上形成第一光刻膠層，第一光刻膠層中具有第一開口，第一開口位于所述分割掩膜層上、以及分割掩膜層兩側的部分第一掩膜材料層上；以所述第一光刻膠層為掩膜，刻蝕第一開口底部的第一底部抗反射層和第一平坦層直至暴露出第一掩膜材料層表面和分割掩膜層的頂部表面，在第一開口底部的第一平坦層中形成第一中間開口，第一中間開口分別位于分割掩膜層的兩側；以所述第一平坦層和所述分割掩膜層為掩膜刻蝕第一中間開口底部的第一掩膜材料層，形成所述第一掩膜溝槽和所述第二掩膜溝槽，第一掩膜溝槽和第二掩膜溝槽分別位于分割掩膜層的兩側；在去除所述分割掩膜層之前，去除所述第一平坦層、第一底部抗反射層和第一光刻膠層。

6.根據權利要求4所述的半導體器件的形成方法，其特征在于，所述分割掩膜層的材料為TiN、AlN、CuN或BN。

7.根據權利要求4所述的半導體器件的形成方法，其特征在于，在形成所述阻擋層之前，去除所述分割掩膜層。

8.根據權利要求7所述的半導體器件的形成方法，其特征在于，還包括：在形成所述第一掩膜材料層之前，在所述待刻蝕層上形成第二掩膜材料層；所述第一掩膜材料層位于所述第二掩膜材料層上；刻蝕第一掩膜溝槽、第二掩膜溝槽和第一掩膜通孔底部的第二掩膜材料層，在第一掩膜溝槽底部的第二掩膜材料層中形成第三掩膜溝槽，在第二掩膜溝槽底部的第二掩膜材料層中形成第四掩膜溝槽，在第一掩膜通孔底部的第二掩膜材料層中形成第二掩膜通孔；以所述阻擋層、第一掩膜材料層和第二掩膜材料層為掩膜刻蝕所述待刻蝕層，在第一掩膜溝槽和第三掩膜溝槽的底部的待刻蝕層中形成所述第一溝槽，在第二掩膜溝槽和第四掩膜溝槽的底部的待刻蝕層中形成所述第二溝槽，在所述第一掩膜通孔和第二掩膜通孔的底部的待刻蝕層中形成所述通孔。

9.根據權利要求4所述的半導體器件的形成方法，其特征在于，在形成所述阻擋層后，刻蝕去除所述分割掩膜層；在去除所述分割掩膜層之前，所述阻擋層還位于所述分割掩膜層的側壁。