[發明專利]半導體器件及其形成方法

有效

• 申請號: 201810303786.2
• 申請日: 2018-04-03
• 公開（公告）號: CN110349909B
• 公開（公告）日: 2021-07-13
• 發明（設計）人: 張城龍
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/528
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 薛異榮;吳敏

一種半導體器件及其形成方法，方法包括：在待刻蝕層上形成第一掩膜材料層，第一掩膜材料層包括阻隔區；在第一掩膜材料層中形成分立的第一掩膜溝槽和第二掩膜溝槽，第一掩膜溝槽和第二掩膜溝槽的延伸方向均平行于第一掩膜溝槽和第二掩膜溝槽之間的排列方向，第一掩膜溝槽和第二掩膜溝槽分別位于所述阻隔區的兩側；在阻隔區暴露出側壁形成阻擋層；以阻擋層為掩膜刻蝕第一掩膜材料層的部分阻隔區，在第一掩膜材料層阻隔區中形成第一掩膜通孔；之后以阻擋層和第一掩膜材料層為掩膜刻蝕待刻蝕層，在第一掩膜溝槽、第二掩膜溝槽和第一掩膜通孔底部的待刻蝕層中對應形成第一溝槽，第二溝槽和通孔。所述方法使半導體器件的性能提高。

技術領域

本發明涉及半導體制造領域，尤其涉及一種半導體器件及其形成方法。

背景技術

半導體集成電路工藝中常常需要形成互聯結構。互聯結構用于對上下材料層進行電學連接。互聯結構包括導電層和導電插塞，導電層位于溝槽中，導電插塞位于通孔中。

通常根據設計的需要對設計通孔和溝槽的位置。部分通孔需要位于相鄰的溝槽之間，且通孔和溝槽相互分立。

然而，現有的互聯結構的性能較差。

發明內容

本發明解決的問題是提供一種半導體器件及其形成方法，以提高半導體器件的性能。

為解決上述問題，本發明提供一種半導體器件的形成方法，包括：提供待刻蝕層；在所述待刻蝕層上形成第一掩膜材料層，第一掩膜材料層包括阻隔區；在第一掩膜材料層中形成分立的第一掩膜溝槽和第二掩膜溝槽，第一掩膜溝槽和第二掩膜溝槽的延伸方向均平行于第一掩膜溝槽和第二掩膜溝槽之間的排列方向，第一掩膜溝槽和第二掩膜溝槽分別位于所述阻隔區的兩側，第一掩膜溝槽和第二掩膜溝槽分別暴露出阻隔區的沿第一掩膜溝槽延伸方向上的兩側側壁；在所述阻隔區暴露出的側壁形成阻擋層；以所述阻擋層為掩膜刻蝕第一掩膜材料層的部分阻隔區，在第一掩膜材料層的阻隔區中形成第一掩膜通孔；形成所述第一掩膜通孔后，以所述阻擋層和第一掩膜材料層為掩膜刻蝕所述待刻蝕層，在第一掩膜溝槽底部的待刻蝕層中形成第一溝槽，在第二掩膜溝槽底部的待刻蝕層中形成第二溝槽，在所述第一掩膜通孔底部的待刻蝕層中形成通孔。

可選的，所述阻擋層的材料為氮化硅或氮氧化硅。

可選的，所述阻擋層的厚度為5埃～20埃。

可選的，還包括：在形成所述第一掩膜溝槽和所述第二掩膜溝槽之前，在第一掩膜材料層的阻隔區上形成分割掩膜層；以所述分割掩膜層為掩膜刻蝕阻隔區兩側的部分第一掩膜材料層，在第一掩膜材料層中形成所述第一掩膜溝槽和所述第二掩膜溝槽；在形成所述第一掩膜通孔之前，去除所述分割掩膜層。

可選的，還包括：在以所述分割掩膜層為掩膜刻蝕阻隔區兩側的部分第一掩膜材料層之前，在所述第一掩膜材料層和分割掩膜層上形成第一平坦層；在第一平坦層上形成第一底部抗反射層；在第一底部抗反射層上形成第一光刻膠層，第一光刻膠層中具有第一開口，第一開口位于所述分割掩膜層上、以及分割掩膜層兩側的部分第一掩膜材料層上；以所述第一光刻膠層為掩膜，刻蝕第一開口底部的第一底部抗反射層和第一平坦層直至暴露出第一掩膜材料層表面和分割掩膜層的頂部表面，在第一開口底部的第一平坦層中形成第一中間開口，第一中間開口分別位于分割掩膜層的兩側；以所述第一平坦層和所述分割掩膜層為掩膜刻蝕第一中間開口底部的第一掩膜材料層，形成所述第一掩膜溝槽和所述第二掩膜溝槽，第一掩膜溝槽和第二掩膜溝槽分別位于分割掩膜層的兩側；在去除所述分割掩膜層之前，去除所述第一平坦層、第一底部抗反射層和第一光刻膠層。

可選的，所述分割掩膜層的材料為TiN、AlN、CuN或BN。

可選的，在形成所述阻擋層之前，去除所述分割掩膜層。