[發明專利]PTP域中的網絡設備及TOD同步方法

有效

• 申請號: 201810303703.X
• 申請日: 2018-03-30
• 公開（公告）號: CN108259109B
• 公開（公告）日: 2019-12-13
• 發明（設計）人: 薛鴻飛;肖冰
• 申請（專利權）人: 新華三技術有限公司
• 主分類號: H04J3/06
• 分類號: H04J3/06
• 代理公司: 11371 北京超凡志成知識產權代理事務所(普通合伙)
• 代理人: 王文紅

本公開提供了一種PTP域中的網絡設備及TOD同步方法，涉及網絡通信技術領域，該設備包括主控制器、可編程邏輯器件和PHY芯片，主控制器用于在獲取到主從設備間的時鐘偏差時，將時鐘偏差分別設置于各個PHY芯片的寄存器，以及設置可編程邏輯器件的脈沖寬度和延遲時間，以觸發可編程邏輯器件生成時間同步脈沖信號；可編程邏輯器件用于在主控制器的觸發下生成時間同步脈沖信號，將時間同步脈沖信號分別發送給各個PHY芯片；PHY芯片用于在接收到時間同步脈沖信號后，讀取上述時鐘偏差進行TOD同步。本公開的網絡設備及TOD同步方法，提升了PHY芯片的時間同步效率，進而可以保障PTP域中設備的時間同步性能。

技術領域

本公開涉及網絡通信技術領域，尤其是涉及一種PTP域中的網絡設備及TOD同步方法。

背景技術

在網絡通信過程中，許多業務的正常運行都要求時鐘同步，即，整個網絡設備之間的時間或頻率差保持在合理的誤差水平內，如PTP(Precision Time Protocol，高精度的時間同步協議)機制，該機制下時間精度可以達到亞微妙，主從設備之間通過PTP協議報文的交互，從設備可以計算出和主設備之間的時間偏差(Offset)，從而糾正從設備的本地時間，完成主從設備之間的時間同步。

通常，設備上會有多個PHY(Physical Layer)芯片，每個PHY芯片上都有一個PTP模塊，因此，每個設備可以包括多個PTP模塊，組成Multi-PTP-Device系統，在處于精度要求較高的場景中，快速有效地設置上述時間偏差，并且保證各個PHY上的TOD(Time Of Day，時間信息)同步至關重要。而現有技術中，從設備在得到上述時間偏差后，需要由時鐘信號進行觸發后才能生效，如1PPS的時鐘信號，該時鐘信號通過CPLD或者時鐘緩存(BUFF)送到各個PHY芯片，以觸發PHY芯片進行TOD更新。這種同步方式下，各個PHY芯片需要等1PPS的時鐘信號來臨后才能進行TOD更新，導致時間同步效果差。

發明內容

有鑒于此，本公開的目的在于提供一種PTP域中的網絡設備及TOD同步方法，以提升網絡設備的時間同步效果。

第一方面，本公開實施方式提供了一種PTP域中的網絡設備，包括：主控制器，用于在獲取到主從設備間的時鐘偏差時，將時鐘偏差分別設置于各個PHY芯片的寄存器，以及設置可編程邏輯器件的脈沖寬度和延遲時間，以觸發可編程邏輯器件生成時間同步脈沖信號；可編程邏輯器件，用于在主控制器的觸發下，生成時間同步脈沖信號，將時間同步脈沖信號分別發送給網絡設備的各個PHY芯片；PHY芯片，用于在接收到時間同步脈沖信號后，根據寄存器中的時鐘偏差進行TOD同步。

第二方面，本公開實施方式還提供了一種PTP域中的TOD同步方法，該方法應用于上述第一方面所述的PTP域中的網絡設備，該方法包括：獲取主從設備間的時鐘偏差，將時鐘偏差分別設置于各個PHY芯片的寄存器；以及設置可編程邏輯器件的脈沖寬度和延遲時間，以觸發可編程邏輯器件生成時間同步脈沖信號；通過可編程邏輯器將時間同步脈沖信號分別發送給網絡設備的各個PHY芯片，以觸發PHY芯片根據寄存器中的時鐘偏差進行TOD同步。

本公開實施方式帶來了以下有益效果：

本公開實施方式提供的一種PTP域中的網絡設備及TOD同步方法，能夠在PTP域中的網絡設備獲取到主從設備間的時鐘偏差時，通過可編程邏輯器件觸發該網絡設備的各個PHY芯片進行TOD同步，該同步方式不需要PHY芯片再等待1PPS的時鐘信號后進行TOD同步，縮短了全網TOD同步的時間，當PTP域中的主設備時鐘時間變化時，從設備時鐘能迅速跟隨，提高了PTP域中各網絡設備之間的定時同步能力，在一定程度上保障了用戶對于PTP的性能和穩定性的要求。

本公開的其他特征和優點將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實施本公開而了解。本公開的目的和其他優點在說明書、權利要求書以及附圖中所特別指出的結構來實現和獲得。