[發明專利]PTP域中的網絡設備及TOD同步方法

有效

• 申請號: 201810303703.X
• 申請日: 2018-03-30
• 公開（公告）號: CN108259109B
• 公開（公告）日: 2019-12-13
• 發明（設計）人: 薛鴻飛;肖冰
• 申請（專利權）人: 新華三技術有限公司
• 主分類號: H04J3/06
• 分類號: H04J3/06
• 代理公司: 11371 北京超凡志成知識產權代理事務所(普通合伙)
• 代理人: 王文紅

1.一種PTP域中的網絡設備，其特征在于，包括：

主控制器，用于在獲取到主從設備間的時鐘偏差時，將所述時鐘偏差分別設置于各個PHY芯片的寄存器，以及設置可編程邏輯器件的脈沖寬度和延遲時間，以觸發所述可編程邏輯器件生成時間同步脈沖信號；

所述可編程邏輯器件，用于在所述主控制器的觸發下，生成所述時間同步脈沖信號，將所述時間同步脈沖信號分別發送給所述網絡設備的各個PHY芯片；

所述PHY芯片，用于在接收到所述時間同步脈沖信號后，根據所述寄存器中的時鐘偏差進行TOD同步；

所述主控制器還包括：觸發器，用于在所述時鐘偏差分別設置于各個所述PHY芯片的寄存器之后，向脈沖設置單元發送觸發信號；

所述脈沖設置單元，用于收到所述觸發信號后，設置所述可編程邏輯器件的脈沖寬度和延遲時間；

所述可編程邏輯器件還用于監聽到所述脈沖寬度和所述延遲時間設置完成后，當等待時長達到所述延遲時間時，向所述網絡設備的每個所述PHY芯片發送寬度為所述脈沖寬度的時間同步脈沖信號。

2.根據權利要求1所述的網絡設備，其特征在于，所述主控制器包括：

設置單元，用于通過驅動程序將所述時鐘偏差分別設置于各個所述PHY芯片的寄存器。

3.根據權利要求1所述的網絡設備，其特征在于，所述可編程邏輯器件與各個所述PHY芯片通過脈沖輸入引腳連接；

所述可編程邏輯器件通過所述脈沖輸入引腳發送所述時間同步脈沖信號。

4.根據權利要求1所述的網絡設備，其特征在于，所述PHY芯片還用于在發送或接收PTP報文時，向所述主控制器上報所述PTP報文的時間戳；

所述主控制器還用于接收所述PTP報文的時間戳，根據所述時間戳計算所述主從設備間的時鐘偏差。

5.根據權利要求1所述的網絡設備，其特征在于，每個所述PHY芯片均包括計時器；

每個所述PHY芯片還用于根據所述時鐘偏差設置所述計時器的時間信息，以實現TOD同步。

6.根據權利要求1所述的網絡設備，其特征在于，每個所述PHY芯片還包括：以太網恢復時鐘接口；所述PHY芯片還通過所述以太網恢復時鐘接口與所述可編程邏輯器件連接，進行頻率同步。

7.根據權利要求1所述的網絡設備，其特征在于，所述可編程邏輯器件為CPLD。

8.一種PTP域中的TOD同步方法，其特征在于，所述方法應用于權利要求1～7任一項所述的PTP域中的網絡設備，所述方法包括：

獲取主從設備間的時鐘偏差，將所述時鐘偏差分別設置于各個PHY芯片的寄存器，以及設置可編程邏輯器件的脈沖寬度和延遲時間，以觸發所述可編程邏輯器件生成時間同步脈沖信號；

通過所述可編程邏輯器將所述時間同步脈沖信號分別發送給所述網絡設備的各個PHY芯片，以觸發所述PHY芯片根據所述寄存器中的時鐘偏差進行TOD同步；

其中，所述觸發所述可編程邏輯器件生成時間同步脈沖信號的步驟包括：

在所述時鐘偏差分別設置于各個所述PHY芯片的寄存器后，通過脈沖設置單元設置所述時間同步脈沖信號的脈沖寬度和延遲時間，以觸發所述可編程邏輯器件生成時間同步脈沖信號，其中，所述時間同步脈沖信號的寬度為所述脈沖寬度，等待時長為所述延遲時間。